[发明专利]擦除后自动编程扰乱(APDE)期间提高效率的快闪存储装置无效
| 申请号： | 02810072.7 | 申请日： | 2002-02-19 |
| 公开（公告）号： | CN1509477A | 公开（公告）日： | 2004-06-30 |
| 发明（设计）人： | Z·王;R·法斯特奥;S·哈蒂德;S－H·帕克;C·常 | 申请（专利权）人： | 先进微装置公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C16/34 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 戈泊;程伟 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 源极电阻或正电压连结至快闪存储单元的源极以及负偏压施加至快闪存储单元的基板或p－井以在编程期间和/或快闪存储装置的擦除后自动编程扰乱(Automatic ProgramDisturb after Erase，APDE)处理期间加强效率。此外，在编程快闪存储装置的系统和方法中，选择多个快闪存储单元阵列的快闪存储单元进行编程。控制闸极编程电压施加至选择的快闪存储单元的控制闸极，以及位线编程电压经由连接选择的快闪存储单元的漏极的共同位线终端而施加至选择的快闪存储单元的漏极。执行擦除后自动编程扰乱处理的系统和方法中，选择具有多个快闪存储单元的阵列的快闪存储单元列进行擦除修正。位线擦除后自动编程扰乱电压施加至对应于快闪存储单元的选择列的共同位线终端。控制闸极擦除后自动编程扰乱电压施加至快闪存储单元的选择列的各个快闪存储单元的各自控制闸极。或者，在自偏差构造中，将源极连结至各个快闪存储单元的控制闸极，而使控制闸极擦除后自动编程扰乱电压不施加至快闪存储单元的选择列的各个快闪存储单元的各自控制闸极。 | ||
| 搜索关键词： | 擦除 自动 编程 扰乱 apde 期间 提高效率 闪存 装置 | ||
【主权项】：
1.一种用于编程快闪存储装置的方法，该快闪存储装置具有多个快闪存储单元的阵列形成于行和列之中，快闪存储单元位于每个列与行的交接处，以及各个快闪存储单元具有形成于基板上的控制闸极和浮动闸极，以及各个快闪存储单元具有形成于基板内的源极和漏极，其中列内的快闪存储单元的各个漏极一起连结成为共同位线终端，以及其中列内的快闪存储单元的各个源极一起连结成为共同源极终端，以及其中列内的快闪存储单元的各个基板一起连结成为共同基板终端，该方法包括下述步骤：选择该多个快闪存储单元的阵列的快闪存储单元进行编程；施加控制闸极编程电压至该选择的快闪存储单元的该控制闸极；经由连接该选择的快闪存储单元的该漏极的该共同位线终端施加位线编程电压至该选择的快闪存储单元的该漏极；连结源极电阻至连接该选择的快闪存储单元的该源极的该共同源极终端；以及施加基板编程电压至该选择的快闪存储单元的该基板，该基板编程电压为负电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于先进微装置公司，未经先进微装置公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02810072.7/，转载请声明来源钻瓜专利网。
- 上一篇：在存储阵列中使用互补位的设备与方法
- 下一篇：用于测试数据存储器的测试方法
