[发明专利]多相时钟之高速零相再激活

摘要

本发明系为用于一PRML读/写频道设计之一多相时钟之一高速零相再激活。该零相再激活系包括一输入，用于接收复数个时钟脉冲波(402)，其中每一时钟脉冲波系具有实质上相等之周期并系相关于其它时钟脉冲波而有不同相位；一输出，其系包括至少一对应于该时钟脉冲波其中之一之输出终端；以及一零相电路，其系建构以相继地耦接该复数个时钟脉冲波至该对应之输出终端(404、406、408)。

主权项

1.一种集成电路，包括：一输入，其系为了一包含复数个时钟脉冲波之多相时钟信号而加以建构，每一时钟脉冲波系有关于其它时钟脉冲波之每一而有不同的相位，其中该时钟脉冲波系包括一最有效相位时钟脉冲波以及一最不有效相位时钟脉冲波；一输出，其系对应于该复数个时钟脉冲波的个别每一而具有复数个输出终端；以及一零相电路，其系与该输入及该输出电耦接，并系加以建构而及时从该最有效相位时钟脉冲波至该最不有效相位时钟脉冲波，将该复数个时钟脉冲波相继耦接至该对应之输出终端。