[发明专利]用于在个人计算机系统中关闭后门访问的机制无效
| 申请号： | 02812492.8 | 申请日： | 2002-04-17 |
| 公开（公告）号： | CN1520537A | 公开（公告）日： | 2004-08-11 |
| 发明（设计）人： | G·S·斯特劳金 | 申请（专利权）人： | 先进微装置公司 |
| 主分类号： | G06F1/00 | 分类号： | G06F1/00 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 戈泊;程伟 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种可以关闭后门访问机制的方法、装置和系统。处理器包括第一寄存器，该寄存器设定成可储存一个或多个硬件除错测试(hardware－debug－test，HDT)激活位；相连的第一控制逻辑以便接收多个HDT输入信号；以及和第一寄存器相连的第二控制逻辑。第一控制逻辑的连接方式使其可以访问第一寄存器，而第二控制逻辑设置成在第一寄存器内储存一个或多个缺省值以响应该处理器的重置。另外一个处理器则包括相连的第一控制逻辑用以接收多个微码输入；与第一控制逻辑相连的第一寄存器；以及与第一寄存器相连的第二控制逻辑。第一寄存器设定成使其可以储存一个或多个微码装载器激活位，而第二控制逻辑设定成储存一个或多个缺省值在第一寄存器内，以响应处理器的重置。 | ||
| 搜索关键词： | 用于 个人计算机 系统 关闭 后门 访问 机制 | ||
【主权项】：
1.一种处理器，包括：第一寄存器，该第一寄存器被设置成可储存一个或多个HDT激活位；相连的第一控制逻辑以便接收多个HDT输入信号，其中该第一控制逻辑的连接方式使其可以访问第一寄存器；以及与该第一寄存器相连的第二控制逻辑，其中该第二控制逻辑被设置成当处理器重置时，可以在该第一寄存器内储存一个或多个缺省值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于先进微装置公司，未经先进微装置公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02812492.8/，转载请声明来源钻瓜专利网。
