[发明专利]使用类型位跟踪二级高速缓存中储存的错误校正码及预解码位有效
| 申请号： | 02813010.3 | 申请日： | 2002-04-02 |
| 公开（公告）号： | CN1522410A | 公开（公告）日： | 2004-08-18 |
| 发明（设计）人： | G·D·小左拉斯基 | 申请（专利权）人： | 先进微装置公司 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08;G06F9/30;G06F11/10 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 戈泊;程伟 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示了一种微处理器，该微处理器被设定成储存被舍弃的指令及数据字节。在一个实施例中，该微处理器包含预解码单元、指令高速缓存、数据高速缓存、及二级高速缓存。该预解码单元接收指令字节，并生成对应的预解码信息，且该预解码信息连同所述指令字节被储存在该指令高速缓存。该数据高速缓存接收并储存数据字节。该二级高速缓存被设定成：接收并储存来自该指令高速缓存的被舍弃的指令字节、以及奇偶校验信息及预解码信息，且接收并储存来自该数据高速缓存的被舍弃的数据字节、以及错误校正码位。可将指示位储存在缓存行部分，以便指示该缓存行中储存的数据的类型。 | ||
| 搜索关键词： | 使用 类型 跟踪 二级高速缓存 储存 错误 校正 解码 | ||
【主权项】：
1.一种微处理器，包含：预解码单元(12)，该预解码单元被设定成接收指令字节，并生成对应的预解码信息；连接到该预解码单元的一指令高速缓存(16)，该指令高速缓存被设定成储存所述指令字节及对应于所述指令字节的预解码信息；加载/储存单元(26)，该加载/储存单元被设定成接收数据字节；数据高速缓存(28)，该数据高速缓存被设定成从该加载/储存单元接收并储存所述数据字节；以及二级高速缓存(50)，该二级高速缓存被设定成从该指令高速缓存接收并储存被舍弃的指令字节，并从该数据高速缓存接收并储存被舍弃的数据字节，其中该二级高速缓存被设定成接收并储存所述储存的被舍弃的指令字节的奇偶校验信息及预解码信息，其中该二级高速缓存被设定成接收并储存所述储存的被舍弃的数据位组的错误校正码位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于先进微装置公司，未经先进微装置公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02813010.3/，转载请声明来源钻瓜专利网。
