[发明专利]最佳化读/写频道之总误差乘法器

摘要

本发明系提供一种方法与装置，用以将一局部响应最大相似(PRML)读/写频道之位误差率最佳化。一实施例提供一种频道边限电路(300)，用以将一读/写频道之位错误率最佳化。该边限电路获得一干扰信号至一读/写频道，而将该位错误率最佳化。该信号系得自于该读/写频道之位错误。该电路系藉由提供一放大的干扰信号，而减少最佳化该频道之时间，该放大的干扰信号系于最佳化过程中增加一位错误率。

主权项

1.一种集成电路，用于将与一硬盘机耦合之一读/写频道之一位-错误率最佳化，该集成电路系包含：一位图案产生器电路，用以产生一数字信号，其系在一位图案产生器输出具有一选择的图案；一第一加总电路，其具有一第一输入，一第二输入，以及一输出，该第一输入系与该位图案产生器输出耦合，且用以接收该数字信号，该第二输入用以接收一被处理的二位数字信号，其代表自一磁性资料储存媒体所读取之资料，该加总电路系用以在该第一加总电路输出处，产生一干扰信号，该干扰信号系代表在该第一输入所提供之该数字信号与在该第二输入之该被处理的二位资料信号之间的差；一缩放电路，其具有一输入耦合于该第一加总电路之输出，且系用以接收该干扰信号，该缩放电路系用以在该缩放电路输出，产生一缩放的干扰信号；以及一第二加总电路，其系具有第一输入，一第二输入以及一输出，该第一输入系耦合至该缩放电路输出，且用以接收该缩放的干扰信号，该第二输入系耦合至该位图案产生器输出，且用以接收该数字信号，该第二加总电路系用以组合该数字信号与该缩放的干扰信号，该组合的信号系被提供于该第二加总电路输出。