[发明专利]补偿时钟信号之间的差异无效
| 申请号： | 02816361.3 | 申请日： | 2002-08-22 |
| 公开（公告）号： | CN1545762A | 公开（公告）日： | 2004-11-10 |
| 发明（设计）人： | 保罗·多米特泽;威廉·恩格尔;雷蒙德·罗比多克斯 | 申请（专利权）人： | ADC宽带通道系统公司 |
| 主分类号： | H03L7/00 | 分类号： | H03L7/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 董莘 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种时钟补偿电路(102)。所述电路包括时钟同步电路(110)，其耦合成接收输入时钟信号(101－1)，其中所述时钟同步电路生成主时钟信号，并生成多个内部逻辑时钟信号(105)。所述电路还包括相位比较器(120)和下变频器通路(115)，所述相位比较器耦合成接收所述内部逻辑时钟信号中的一个，并从相关接收机接收样本时钟(PHYRET)，其中所述相位比较器基于所述样本时钟和所述内部逻辑时钟信号中的一个之间的相位比较，生成控制信号，而所述下变频器通路耦合成接收每个所述内部逻辑时钟信号以及所述控制信号，并基于所述控制信号，使用所述内部逻辑时钟信号将数据与所述样本时钟同相地传送。 | ||
| 搜索关键词： | 补偿 时钟 信号 之间 差异 | ||
【主权项】：
1.一种时钟补偿电路，包括：时钟同步电路，其耦合成接收输入时钟信号，其中所述时钟同步电路生成主时钟信号并生成多个内部逻辑时钟信号；相位比较器，其耦合成接收其中一个所述内部逻辑时钟信号，并从相关接收机接收样本时钟，其中所述相位比较器基于所述样本时钟和其中一个所述内部逻辑时钟信号之间的相位比较，生成控制信号；以及下变频器通路，其耦合成接收每个所述内部逻辑时钟信号以及所述控制信号，并基于所述控制信号，使用其中一个所述内部逻辑时钟信号将数据与所述样本时钟同相地传送。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ADC宽带通道系统公司，未经ADC宽带通道系统公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02816361.3/，转载请声明来源钻瓜专利网。
