[发明专利]具有内嵌的沟槽肖特基整流器的沟槽DMOS晶体管无效
| 申请号： | 02816533.0 | 申请日： | 2002-08-23 |
| 公开（公告）号： | CN1547765A | 公开（公告）日： | 2004-11-17 |
| 发明（设计）人： | 理查得·A·布兰查德;石甫渊;苏根政 | 申请（专利权）人： | 通用半导体公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/76;H01L29/94 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 陆弋;钟强 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种合并器件包括多个MOSFET单元(219)和多个肖特基整流单元(S)，以及合并器件的设计和制造方法。根据本发明的一个实施例，MOSFET单元，包括：(a)在半导体区(201)的上部内形成的第一导电类型的源区(212)，(b)在半导体区(201)的中间部分内形成的第二导电类型的本体区(204)，(c)在半导体区(201)的下部内形成的第一导电类型的漏区(202)，以及(d)与源区(212)、本体区(204)以及漏区(202)相邻提供的栅极区(211)。在本实施例中的肖特基二极管单元(S)设置在沟槽网络(219a，219b，219c)中并且包括肖特基整流接触半导体区(201)的下部的导体部分(218)。在本实施例中，沿沟槽网络(219a，219b，219c)的一个侧壁并与至少一个肖特基二极管单元(S)相邻地设置至少一个MOSFET单元栅极区(211)。 | ||
| 搜索关键词： | 具有 沟槽 肖特基 整流器 dmos 晶体管 | ||
【主权项】：
1.一种合并器件，包括：多个MOSFET单元，包括：(a)在半导体区的上部内形成的第一导电类型的源区，(b)在所述半导体区的中间部分内形成的第二导电类型的本体区，(c)在所述半导体区的下部内形成的第一导电类型的漏区，以及(d)与所述源区、所述本体区以及所述漏区相邻提供的栅极区；以及设置在沟槽网络中的多个肖特基二极管单元，肖特基二极管单元包括与所述半导体区的所述下部肖特基整流接触的导体部分；其中沿与至少一个肖特基二极管单元相邻的所述沟槽网络的一侧壁设置所述多个MOSFET单元的至少一个栅极区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于通用半导体公司，未经通用半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02816533.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
