[发明专利]锁相环迅速加电方法和装置有效
| 申请号： | 02816969.7 | 申请日： | 2002-08-29 |
| 公开（公告）号： | CN1549960A | 公开（公告）日： | 2004-11-24 |
| 发明（设计）人： | 帕勒·比尔克;约恩·瑟伦森 | 申请（专利权）人： | 模拟设备公司 |
| 主分类号： | G06F1/08 | 分类号： | G06F1/08;H03L7/08;H03L7/095 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 谷慧敏;钟强 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种PLL倍频器，其等待时间几乎与PLL的唤醒时间相等。当PLL正在获取锁相时，通过保证时钟信号不包含高于PLL目标频率及低于预定阈值频率的频率而向处理器提供一操作时钟信号。特别地，提供分频器和频率检测器，以防止时钟信号的频率在阈值和目标频率定义的范围之外操作。 | ||
| 搜索关键词： | 锁相环 迅速 方法 装置 | ||
【主权项】：
1.在提供与输入时钟信号同步的第一输出时钟信号的倍频器中，一种用于减少激活倍频器的消耗的方法，该方法包括操作：将具有第一频率的输入时钟信号提供给倍频器；产生第一输出时钟信号，其具有充分收敛到目标频率的第二频率，该目标频率大于第一频率，第一输出时钟信号的产生决定锁定时间间隔的开始；从第一输出时钟信号产生第二输出时钟信号，该第二输出时钟信号具有第三频率，该第三频率小于第二频率并且不超过目标频率；确定第一输出时钟信号何时与输入时钟信号同步，同步的确定结束锁定时间间隔；和在锁定时间间隔期间，将第二输出时钟信号提供给至少一个时钟元件，在锁定时间间隔之后，将第一输出时钟信号提供给至少一个时钟元件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于模拟设备公司，未经模拟设备公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02816969.7/，转载请声明来源钻瓜专利网。
