[发明专利]绝缘体上硅高压器件结构无效
| 申请号： | 02819318.0 | 申请日： | 2002-09-11 |
| 公开（公告）号： | CN1561548A | 公开（公告）日： | 2005-01-05 |
| 发明（设计）人： | T·J·莱塔维;M·R·辛普森 | 申请（专利权）人： | 皇家飞利浦电子股份有限公司 |
| 主分类号： | H01L29/786 | 分类号： | H01L29/786;H01L29/41;H01L29/08;H01L29/06;H01L29/78;H01L27/12 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 张雪梅;梁永 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种薄层SOI高压器件(100)，其中利用三维MOS电容器结构(10)来使漂移电荷耗尽。高压半导体器件的漂移区掺杂有从源－至－漏增加的梯度电荷分布轮廓。物理地构图漂移区以便制造各个SOI条纹(16a，16b)的条纹几何图形。由介电层(22a，22b)分别纵向界定每个SOI条纹(16a和16b)，其中通过与衬底(12)电短路的导电的多电容器场板层(30)的场板纵向界定每个介电层(22a和22b)。获得的结构是由MOS场板完全封闭的薄漂移区条纹，当在SOI条纹(16a和16b)和它的封闭场板之间施加偏压时获得了三维耗尽。 | ||
| 搜索关键词： | 绝缘体 高压 器件 结构 | ||
【主权项】：
1.一种薄层绝缘体上硅(SOI)器件，包括：半导体衬底(12)；形成在该衬底上的三维金属氧化物半导体(MOS)多电容器结构(10)，其中MOS(10)形成由薄的条纹化的几何图形、绝缘体上硅(SOI)条纹(116a、116b、116c和116d)构图的漂移区，并且每个SOI条纹包括在该半导体衬底(12)上设置的相应的介电层(122a、122b、122c和122d)；以及重叠在相应的介电层之上并在相邻介电层之间的导电场板层(130)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司，未经皇家飞利浦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02819318.0/，转载请声明来源钻瓜专利网。
- 上一篇：自走式作业机械
- 下一篇：一种开关电源变换器的拓扑结构
- 同类专利
- 专利分类
