[发明专利]高速差分信号边缘卡连接器电路板布局无效

专利信息
申请号: 02820161.2 申请日: 2002-10-09
公开(公告)号: CN1568640A 公开(公告)日: 2005-01-19
发明(设计)人: 詹姆士·L·麦格拉思;詹姆士·P·卡帕多纳;丹尼尔·B·麦高恩;奥古斯托·P·帕内拉 申请(专利权)人: 莫莱克斯公司
主分类号: H05K1/02 分类号: H05K1/02;H01R12/16
代理公司: 中原信达知识产权代理有限责任公司 代理人: 谷慧敏;钟强
地址: 美国伊*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了在其上面安装了这种高速差分信号连接器的电路板,并且它们具有终端迹线的特定图形,通常采用延伸穿过该电路板的镀敷通孔的形式。这些通孔被布置成三角形的图形,并且该电路板的接地参考平面被提供有空隙,一个空隙与单个端子三联体的一对差分信号通孔相关联并且包围它们。这降低了信号通孔的电容,从而增大了发送区域之内电路板的阻抗,以减少连接器-电路板接口中的阻抗不连续性。
搜索关键词: 高速 信号 边缘 连接器 电路板 布局
【主权项】:
1.一种电路板,其具有限定在与差分信号边缘卡连接器配合的配合区域中的受控阻抗区域,该边缘卡连接器包括从其延伸出的、用于与电路板上的导电迹线配合的多个导电引脚,该连接器导电引脚被布置成独立的三个导电引脚的组,每个组包括一对差分信号导电引脚和一个与这对差分信号导电引脚相关联的接地导电引脚,这三个导电引脚协同限定了配合引脚的三联体,所述电路板包括:一对差分信号导电迹线和与其相关联的单个接地导电迹线,接地和差分信号导电迹线协同限定了用于与所述连接器配合引脚的三联体进行配合的导电迹线的三联体,所述差分信号导电迹线以第一方向互相隔开,并且所述迹线三联体的所述单个接地导电迹线以不同于所述第一方向的第二方向与导电迹线的所述差分信号对隔开,并且从其进行角度偏移,使得所述差分信号对和接地导电迹线位于三角形布置上且所述迹线位于虚设三角形的各自顶点上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于莫莱克斯公司,未经莫莱克斯公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/02820161.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top