[发明专利]用于形成具有低寄生电阻的沟槽MOSFET器件的方法

摘要

提供一种用于在沟槽MOSFET器件中形成邻近外延层的上部内的第一导电类型源区的浅和深掺杂剂注入区的方法。该方法包括：(a)在外延层上形成构图的注入掩模，其中构图的注入掩模包括构图的绝缘区且至少覆盖部分源区，其中构图的注入掩模具有在邻近源区的至少部分外延层上的孔；(b)通过以下工序形成浅掺杂剂区，该工序包括：(1)通过孔在外延层的上部内以第一能级注入第二导电类型的第一掺杂剂以及(2)在高温下将第一掺杂剂从外延层的上表面扩散到第一深度；(c)通过以下工序形成深掺杂剂区，该工艺包括：(1)通过孔在外延层的上部内以第二能级注入第二导电类型的第二掺杂剂以及(2)在高温下将第二掺杂剂从外延层的上表面扩散到第二深度；(d)放大构图的绝缘区中的孔。在该方法中，第二能级大于第一能级，第二深度大于第一深度，以及第一和第二掺杂剂可以相同或不同。例如，可以使用本发明的方法形成包括多个沟槽MOSFET单元的器件。

主权项

1、一种形成包括多个沟槽MOSFET单元的器件的方法，所述方法包括：提供第一导电类型的衬底；在所述衬底上淀积所述第一导电类型的外延层，所述外延层具有比所述衬底更低的多数载流子浓度；刻蚀从所述外延区的上表面到所述外延区中的沟槽；形成内衬至少部分所述沟槽的第一绝缘区；在所述沟槽内且邻近所述第一绝缘区形成导电区；在所述外延层的上部内形成第二导电类型的体区；在邻近所述沟槽的所述体区的上部内形成所述第一导电类型的源区；在所述外延层上形成构图的注入掩模，所述构图的注入掩模区包括构图的第二绝缘区，其中所述构图的注入掩模具有在邻近所述源区的至少部分所述体区上的孔，其中所述构图的注入掩模覆盖至少部分所述导电区，以及其中所述的构图注入掩模覆盖至少部分所述的源区；通过以下工序形成浅掺杂剂区，该工序包括：(a)通过所述孔在所述体区的上部内以第一能级注入所述第二导电类型的第一掺杂剂，以及(b)在高温下将所述第一掺杂剂从所述外延层的所述上表面扩散到第一深度；通过以下工序形成深掺杂剂区，该工艺包括：(a)通过所述孔在所述体区的上部内以第二能级注入所述第二导电类型的第二掺杂剂，以及(b)在高温下将所述第二掺杂剂从所述外延层的所述上表面扩散到第二深度，其中所述第一和第二掺杂剂可以相同或不同，其中所述深和浅掺杂剂区每个具有比所述体区更高的多数载流子浓度，其中所述第二能级大于所述第一能级，以及其中所述第二深度大于所述第一深度；放大所述构图的第二绝缘区中的孔；和形成邻近所述源区的上表面和所述浅掺杂区的上表面的导电源极接触。