[发明专利]非易失性存储器及其制造方法

摘要

公开了非易失性存储器及其制造方法。一种半导体器件包括非易失性存储器，例如存储单元(311－316，331－336)的电可擦除可编程只读存储器(EEPROM)阵列(30)。非易失性存储器排列成行和列单元(311－316，331－336)的阵列(30)。阵列的每个列(311－316，…331－336)位于被列中单元所共用但与其他列的其他井相隔离的隔离井(301－303)内。阵列通过施加电势到各个列来编程，具有对各个列隔离的结果。在一种实施方案中，存储单元是无浮动栅器件，并使用不导电电荷存储层来存储电荷。在其他实施方案中，存储单元以纳米晶体来存储电荷。

主权项

1.一种半导体器件(图3，13和14)，具有包括存储单元的行和列的非易失性存储器(NVM)阵列，包括：在半导体衬底内的第一井区(301)和第二井区(302)，其中第一井区和第二井区被分隔开并电隔离；位于第一井区内的第一列存储单元(311-316)；位于第二井区内的第二列存储单元(321-326)；第一列存储单元中的第一存储单元的第一隧道介质(1502或2100)以及第二列存储单元中的第二存储单元的第二隧道介质(1502或2100)；在第一隧道介质上面形成的第一存储单元的第一电荷存储层(1503或2300)以及在第二隧道介质上面形成的第二存储单元的第二电荷存储层(1503或2300)；在第一电荷存储层上面形成的第一存储单元的第一控制栅(1505或2400)以及在第二电荷存储层上面形成的第二存储单元的第二控制栅(1505或2400)，其中第一控制栅和第二控制栅在相同行，并通过公用字线电连接；电连接到第一列存储单元中各个存储单元的漏极区的第一位线(3091)；电连接到第二列存储单元中各个存储单元的漏极区的第二位线(3092)；电连接到第一列存储单元中各个存储单元的源极区的第一源线(3051)，其中第一源线和第一列存储单元中至少一个存储单元的源极区电连接到第一井区；以及电连接到第二列存储单元中各个存储单元的源极区的第二源线(3052)，其中第二源线和第二列存储单元中至少一个存储单元的源极区电连接到第二井区。