[发明专利]非易失性存储装置无效
申请号: | 02828939.0 | 申请日: | 2002-11-15 |
公开(公告)号: | CN1625781A | 公开(公告)日: | 2005-06-08 |
发明(设计)人: | 高濑贤顺;吉田敬一;堀井崇史;野副敦史;田村隆之;藤泽友之;松原谦 | 申请(专利权)人: | 株式会社瑞萨科技;日立超大规模集成电路系统株式会社 |
主分类号: | G11C16/06 | 分类号: | G11C16/06;G06F12/00 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 秦晨 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 非易失性存储装置(1)具有非易失性存储单元(FARY0-FARY3)、缓冲单元(BMRY0-BMRY3)和一个控制单元(CNT),并且控制单元能够根据所接收的指令控制外部与缓冲单元之间的第一存取操作和非易失性存储单元与缓冲单元之间的第二存取处理,其中两个指令彼此分别地从外部发出。该控制单元能够根据从外部发送的指令独立地执行对非易失性存储单元和缓冲单元的存取控制。因此,有可能根据从外部发出的指令与非易失性存储单元的擦除操作同步地设置下一个对缓冲单元的写入数据,或者以高速向缓冲单元输出一次读出存储信息,该速度与高速缓冲存储器的操作相同。结果,有可能减少用于从/向非易失性存储单元读出/写入数据的数据转移的辅助操作。 | ||
搜索关键词: | 非易失性 存储 装置 | ||
【主权项】:
1.一种非易失性存储装置,包括:多个存储器体,和一个控制单元,其中存储器体具有一个非易失性存储单元和相应的一个缓冲单元,每个存储器体的非易失性存储单元都能够独立地进行存取操作,以及能够使该控制单元当彼此分离地从外部接收到指令时控制外部与该缓冲单元之间的第一存取处理和非易失性存储单元与缓冲单元之间的第二存取处理,该第一存取处理包括对一个缓冲单元的存取,而该第二存取处理包括对一个非易失性存储单元的存取以及对多个非易失性存储单元的存取,并且能够选取这些存取中的任何一种。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技;日立超大规模集成电路系统株式会社,未经株式会社瑞萨科技;日立超大规模集成电路系统株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02828939.0/,转载请声明来源钻瓜专利网。
- 上一篇:以分时寻呼模式操作的移动站内的低频率休眠时钟误差校正
- 下一篇:产品包装设备