[发明专利]具有多层配线结构的半导体装置及其制造方法有效
| 申请号： | 02829483.1 | 申请日： | 2002-12-26 |
| 公开（公告）号： | CN1650408A | 公开（公告）日： | 2005-08-03 |
| 发明（设计）人： | 山本保;绵谷宏文;北田秀树;堀内博志;宫岛基守 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | H01L21/3205 | 分类号： | H01L21/3205;H01L21/768 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 高龙鑫;王玉双 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种多层配线结构，其特征在于：由第1层间绝缘膜、形成在上述第1层间绝缘膜上的第2层间绝缘膜、形成在上述第1层间绝缘膜中的用第1阻挡金属膜覆盖侧壁面以及底面的配线槽、形成在上述第2层间绝缘膜中的用第2阻挡金属膜覆盖侧壁面以及底面的通孔、填充上述配线槽的配线图案，以及填充上述通孔的通过插件构成，上述通过插件与上述配线图案的表面接触，上述配线图案在上述表面上具有凹凸，上述配线图案，沿着在上述配线图案中从上述表面朝向上述配线图案内部延伸的晶粒界面，含有高于上述表面中的浓度的氧原子。 | ||
| 搜索关键词： | 具有 多层 结构 半导体 装置 及其 制造 方法 | ||
【主权项】：
1.一种多层配线结构，其特征在于，由下述部分构成：第1层间绝缘膜；形成在上述第1层间绝缘膜上的第2层间绝缘膜；形成在上述第1层间绝缘膜中、用第1阻挡金属膜覆盖侧壁面以及底面的配线槽；形成在上述第2层间绝缘膜中、用第2阻挡金属膜覆盖侧壁面以及底面的通孔；填充上述配线槽的配线图案；填充上述通孔的通过插件，另外，上述通过插件与上述配线图案的表面接触，上述配线图案在上述表面上具有凹凸，上述配线图案，沿着在上述配线图案中从上述表面朝向上述配线图案内部延伸的晶粒界面，含有高于上述表面中的浓度的氧原子。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02829483.1/，转载请声明来源钻瓜专利网。
- 上一篇：液晶显示器及其内部温度调节方法
- 下一篇：SARS冠状病毒ORF8区域的应用
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
