[发明专利]半导体存储装置

摘要

本发明的直接读出放大器，在作为位线连接到栅极的差动对而动作的MOS晶体管和RLIO线之间，设置由在位线方向上布线的列选择线所控制的MOS晶体管而使其隔离，进而，把作为差动对而动作的MOS晶体管的源极连接到在字线方向上布线的共同源极线上。在读出动作时，通过利用列选择线和共同源极线仅在选择栅网上激活直接读出放大器，而大幅度地减少读出动作时的消耗电力。而且，从局部IO线隔离作为差动对动作的MOS晶体管的寄生电容，减少局部IO线的负载能力，实现读出速度的高速化。另外，降低读出动作中的局部IO线的负载能力的数据模式依赖性，使制造后的试验容易化。

主权项

1.一种半导体存储装置，包括：第1以及第2区域，其分别具有在第1方向延伸的字线、在与所述第1方向交叉的第2方向上延伸的第1及第2位线、连接到所述字线和所述第1以及第2位线的存储单元、放大从所述存储单元读出的信息的放大电路、接受从所述放大电路读出的信息的第1以及第2IO线以及控制所述放大电路的源极线，以及，列选择线，其共通连接在所述第1以及第2区域上，在所述第2方向延伸；其特征在于，所述放大电路，具备第1至第4MOS晶体管，所述第1MOS晶体管的栅极与所述第1位线连接，所述第2MOS晶体管的栅极与所述第2位线连接，所述第1以及第2MOS晶体管的源极与所述源极线连接，所述第3MOS晶体管的漏极与所述第1IO线连接，所述第4MOS晶体管的漏极与所述第2IO线连接，包含于所述第1以及第2区域具备的放大电路中的所述第3以及第4MOS晶体管的栅极，共通连接到所述列选择线上，所述第1MOS晶体管的漏极与所述第3MOS晶体管的源极连接，所述第2MOS晶体管的漏极与所述第4MOS晶体管的源极连接，在第1状态，包含在所述第1区域的第1以及第2IO线的电位，比包含在所述第1区域的源极线的电位高，包含在所述第2区域的第1以及第2IO线与源极线是相同电位。