[发明专利]制作DRAM的存储单元的方法无效

专利信息
申请号: 03100649.3 申请日: 2003-01-20
公开(公告)号: CN1519916A 公开(公告)日: 2004-08-11
发明(设计)人: 阮弼群 申请(专利权)人: 联华电子股份有限公司
主分类号: H01L21/8242 分类号: H01L21/8242
代理公司: 北京三友知识产权代理有限公司 代理人: 陈红
地址: 台湾省*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种制作DRAM的存储单元的方法,于一硅基底中形成由一第一与一第二沟渠上、下堆叠所构成的双镶嵌沟渠;随后于该第二沟渠内的该硅基底中形成一埋藏电极,并于该埋藏电极与该第二沟渠内的该硅基底表面分别形成一电极介电层以及一颈介电层;然后于该第二沟渠中形成一埋藏式导电带,并于该埋藏式导电带上方形成一沟渠上氧化层;最后调整该存储单元的MOS晶体管的起始电压,并形成该MOS晶体管的源极/漏极以及栅极;本发明利用双镶嵌沟渠结构,先形成一开口较大的第一沟渠,再形成一开口较小的第二沟渠,因此可进一步缩小第二沟渠的线宽而不会受到曝光解析度的限制;此外,与习知技术相较,本发明的第一沟渠有一较大的线宽,因此在蚀刻第一沟渠的过程中,能有一更好的控制,并形成一形状均匀的第一沟渠,因此第一沟渠中的栅极将会有一更稳定的通道长度,有效提升产品的可靠度。
搜索关键词: 制作 dram 存储 单元 方法
【主权项】:
1.一种动态随机存取存储器(DRAM)的存储单元的制作方法,其特征是:该制作方法包含有下列步骤:提供一硅基底;形成一双镶嵌沟渠于该硅基底中,且该双镶嵌沟渠由该硅基底中的一第一沟渠以及一第二沟渠上、下堆叠所构成;于该第二沟渠内的该硅基底中形成一埋藏电极;于该埋藏电极表面形成一电极介电层;于该第二沟渠内的该硅基底表面形成一颈介电层;于该第二沟渠中形成一埋藏式导电带;于该埋藏式导电带上方形成一沟渠上氧化层;调整该存储单元的MOS晶体管的起始电压;形成该MOS晶体管的源极与漏极;以及于该第一沟渠中形成该MOS晶体管的栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/03100649.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top