[发明专利]将电荷俘获在绝缘膜内非易失性地存储信息的存储器

摘要

采用擦除状态及写入状态的虚设单元(DMH、DML)，由1/2电流发生电路(2)生成与流过这些虚设单元的电流的平均电流对应的虚设电流，由电流读出·放大电路(3)将该虚设电流和与流过选择正常单元(MC)的存储单元电流对应的电流进行比较，按照其比较结果生成内部读出数据(RD)。提供了一种能够高速地读出数据的非易失性半导体存储器。

主权项

1.一种非易失性半导体存储器，其特征在于：包括：具有被排列成行列状、各自非易失性地存储数据的多个非易失性存储单元，各上述非易失性存储单元具有按照存储数据而设定阈值电压的绝缘栅型晶体管，上述阈值电压至少取与第1逻辑电平的数据对应的第1状态和与第2逻辑电平的数据对应的第2状态；对上述存储单元列配置、与各自对应的列的存储单元连接的多条位线；具有在数据读出时、用于向选择列的位线供给电流的读出电流发生电路及用于发生基准电流的基准电流发生电路，上述基准电流与来自上述读出电流发生电路流过上述选择列的位线的读出电流相关，是当上述第1状态的存储单元被选择时对应于流过上述位线的电流的第1读出电流和当上述第2状态的存储单元被选择时对应于流过上述位线的电流的第2读出电流的平均值的大小；比较来自上述基准电流发生电路的基准电流与来自上述读出电流发生电路的电流，输出对应于该比较结果的信号的比较电路；以及按照上述比较电路的输出信号生成内部读出数据的内部读出电路。