[发明专利]可在电源电压相异的两个系统中使用的半导体装置

摘要

DRAM的时钟信号缓冲器(10)包括：由第一内部电源电压(VDDP＝2.5V)驱动的、判定用于TTL系统接口时(MLV＝2.5V时)的输入时钟信号(CLK)的电平的第一“与非”门(12)，以及由第二内部电源电压(VDDP＝1.8V)驱动的、判定在用于1.8V系统接口时(MLV＝0V时)的输入时钟信号(CLK)的电平的第二“与非”门(13)。因此，可以在第一与第二“与非”门(12、13)中各自将四个MOS晶体管(21～24)的尺寸设定于最佳值。

主权项

1.一种具有由第一电源电压驱动并接受具有比所述第一电源电压低的幅值电压的第一信号的第一方式，以及由比第一电源电压低的第二电源电压驱动并接受具有比所述第二电源电压低的幅值电压的第二信号的第二方式的半导体装置，其中设有：在所述第一方式时被激活的、由和所述第二电源电压相同电平的第一内部电源电压驱动的、检测所述第一信号的电平是否高于第一阈值电压并输出具有与检测结果相应的电平的信号的第一逻辑电路；在所述第二方式时被激活的、由比所述第一内部电源电压低的第二内部电源电压驱动的、检测所述第二信号的电平是否高于第二阈值电压并输出具有与检测结果相应的电平的信号的第二逻辑电路；以及响应所述第一与第二逻辑电路的输出信号，执行预定动作的内部电路。