[发明专利]具有许多存储器组的同步半导体存储器设备和控制该设备的方法无效
| 申请号： | 03103548.5 | 申请日： | 2003-01-29 |
| 公开（公告）号： | CN1435843A | 公开（公告）日： | 2003-08-13 |
| 发明（设计）人： | 熊崎規泰;大島成夫;川口一昭 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C11/4063 | 分类号： | G11C11/4063;G11C11/413;G11C7/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 付建军 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种同步半导体存储器设备，包括：许多存储器组，它们从存储单元读取数据并向存储单元写入数据，一种命令解码器电路，该电路接收命令，检测该命令是读取命令还是写入命令，并且，当检测到读取命令或写入命令时，输出一个第一控制信号，该信号能促使在许多存储器组中进行读取操作或写入操作；存储器组选择电路，它们激活一个第二控制信号以激活每一个存储器组，以及存储器组计时器电路，它们停用被激活的第二控制信号并且执行控制的方式可以使第二控制信号在测试模式下被停用的时间不同于在正常模式下被停用的时间。 | ||
| 搜索关键词： | 具有 许多 存储器 同步 半导体 设备 控制 方法 | ||
【主权项】：
1.一种同步半导体存储器设备，包括：许多存储器组，每个存储器组都包括许多连接到许多字线的存储单元，并且从存储单元读取数据并且将数据写入到存储单元中；一种命令解码器电路，该电路接收与外部时钟信号同步输入的命令，检测该命令是读取命令还是写入命令，并且，当检测到读取命令或写入命令时，输出一个第一控制信号，该信号能促使在许多存储器组中进行读取操作或写入操作；许多存储器组选择电路，它们是为许多存储器组提供的，并形成一对一的对应关系，接收第一控制信号，激活一个第二控制信号，以根据第一控制信号激活每一个存储器组，并且向许多存储器组输出第二控制信号；以及许多存储器组计时器电路，它们连接到许多存储器组选择电路，并形成一对一的对应关系，并且，在第二控制信号被激活之后，与内部时钟信号同步地停用被激活的第二控制信号，内部时钟信号与外部时钟信号同步，并且以这样的方式执行控制，以使第二控制信号在测试模式下被停用的时间不同于在正常模式下被停用的时间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03103548.5/，转载请声明来源钻瓜专利网。
