[发明专利]半导体集成电路器件无效
| 申请号： | 03103813.1 | 申请日： | 2003-02-12 |
| 公开（公告）号： | CN1438703A | 公开（公告）日： | 2003-08-27 |
| 发明（设计）人： | 丰嵨博;林厚宏;根岸刚己;上原高志 | 申请（专利权）人： | 日立超大规模集成电路系统株式会社;株式会社日立制作所 |
| 主分类号： | H01L23/525 | 分类号： | H01L23/525;H01L27/04;H01L27/11;H01L21/60 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 李强 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种意在防止特性下降的半导体集成电路器件包括被布置为散布于半导体基底之上的多个限压电路，它们用于产生一个预定电压电平的内部电压电压。每个限压电路被布置为使其晶体管形成区域正好位于用于输入外部提供的电源电压的凸起电极的形成区域之下。限压电路的散布布局能够避免使电流集中于一个限压电路和缓解对限压电路和它们的外围设备的有害加热。从凸起电极至晶体管的较短布线长度能得到较小布线电阻，从而减轻布线上的电源电压降。 | ||
| 搜索关键词： | 半导体 集成电路 器件 | ||
【主权项】：
1.一种半导体集成电路器件，包括：一片半导体基底；电路元件，它们被形成于所述半导体基底上以便组成一个电路；一层布线层，它被形成于所述半导体基底上并且在电连接至所述电路元件；一个有机绝缘膜，它覆盖所述电路并具有一个开口；一个导体层，它叠置在所述有机绝缘膜上并通过所述开口而电连接至所述布线层；一个凸起电极，它通过所述导体层连至所述布线层；其中所述电路包括多个限压电路，这些限压电路被散布布置于所述半导体基底上以产生一个预定电压的内部电源电压；其中每个所述限压电路包括一个晶体管，该晶体管用于降低从外部通过所述凸起电极而输入的一个电源电压的电压电平，且其中所述晶体管的至少一部分被设置为刚好位于用于输入所述电源电压的所述凸起电极的形成区域之下。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日立超大规模集成电路系统株式会社;株式会社日立制作所，未经日立超大规模集成电路系统株式会社;株式会社日立制作所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03103813.1/，转载请声明来源钻瓜专利网。
