[发明专利]电路板上现场可编程门阵列组件间的联机测试方法及电路无效
| 申请号： | 03104495.6 | 申请日： | 2003-02-18 |
| 公开（公告）号： | CN1523364A | 公开（公告）日： | 2004-08-25 |
| 发明（设计）人： | 刘芳斌 | 申请（专利权）人： | 明基电通股份有限公司 |
| 主分类号： | G01R31/00 | 分类号： | G01R31/00;G01R31/02;G11C29/00 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 王志森;黄小临 |
| 地址： | 台湾省*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种用于直接在电路板上执行现场可编程门阵列组件间的联机测试的方法及其电路，该方法可依总线宽度调整电路结构，如此，安装在板上的各现场可编程门阵列组件(FPGA)，彼此间的联机是否正常，就可以很容易地被检验出来，甚至总线的品质、速度都可以用这个方法检查好坏。由于FPGA具有可重复程序化的特点，因此可以在无任何额外花费下构成本发明电路。 | ||
| 搜索关键词： | 电路板 现场 可编程 门阵列 组件 联机 测试 方法 电路 | ||
【主权项】：
1.一种直接在电路板上执行现场可编程门阵列组件间的联机测试的方法，包括下列步骤：根据一预置的线性反馈移位缓存器(LFSR)多项式，在一第一现场可编程门阵列组件(FPGA)上，配置一第一连接电路；根据该预置的线性反馈移位缓存器(LFSR)多项式，在一第二现场可编程门阵列组件上，配置一包含一移位缓存器的第二连接电路，其中，该第二连接电路的接脚相对应于该第一连接电路的接脚相连接；输入一检验图案至该移位缓存器，以进行测试并产生一特定图案，自该移位缓存器的输出接脚输出；及检测该特定图案，以得知该第一及第二连接电路的联机状态及相关信息。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于明基电通股份有限公司，未经明基电通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03104495.6/，转载请声明来源钻瓜专利网。
- 上一篇：传输线特性阻抗的测试方法
- 下一篇：薄膜传感器
