[发明专利]多层配线装置和配线方法以及配线特性分析和预测方法有效
| 申请号： | 03106061.7 | 申请日： | 2003-02-21 |
| 公开（公告）号： | CN1440068A | 公开（公告）日： | 2003-09-03 |
| 发明（设计）人： | 增田弘生 | 申请（专利权）人： | 半导体理工学研究中心股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 上海专利商标事务所 | 代理人： | 沈昭坤 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的多层配线装置，具备：在同一方向上保持间距排列的多条配线(M1a，M1b，…，M1h，M2a，M2b，…，M2f、M3a，M3b，…，M3h)的，该保持间距排列的方向相互交叉地叠层的多个配线层(M1，M2，M3)。还具备：所述多个配线层(M1，M2，M3)的，使所述多条配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h)相互连接，以使相邻配线得到各不相同的第1、第2电位的多个接点部(Via－1aa，－1ab、Via－1ba，－1bb，…，－1bj、Via－2aa，－2ab、Via－2ba，－2bb，…，－2bj)。 | ||
| 搜索关键词： | 多层 线装 方法 以及 特性 分析 预测 | ||
【主权项】：
1.一种多层配线装置，其特征在于，包括同一方向上保持间距排列的多条配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h)的，其保持间距排列的方向相互交叉地叠层的多个配线层(M1，M2，M3)，以及使所述多条配线(M1a，M1b，…，M1h、M2a，M2b，…，M2f、M3a，M3b，…，M3h)相互连接，以使所述多个配线层(M1，M2，M3)的相邻的配线得到各不相同的第1、第2电位的多个接点部(Via-1aa，-1ab、Via-1ba，-1bb，…，-1bj、Via-2aa，-2ab、Via-2ba，-2bb，…，-2bj)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于半导体理工学研究中心股份有限公司，未经半导体理工学研究中心股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03106061.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
