[发明专利]半导体器件及其制造方法有效
| 申请号： | 03106162.1 | 申请日： | 2003-02-19 |
| 公开（公告）号： | CN1440071A | 公开（公告）日： | 2003-09-03 |
| 发明（设计）人： | 长谷川尚;小山内润;冈本隆幸 | 申请（专利权）人： | 精工电子有限公司 |
| 主分类号： | H01L21/84 | 分类号： | H01L21/84;H01L21/336;H01L29/786 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴立明,梁永 |
| 地址： | 日本千叶*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种利用SOI衬底的半导体器件结构以及制造该结构的方法，该结构能够降低寄生电容同时防止由于浮置衬底效应引起的寄生双极效应并防止支撑衬底偏压改变阈值电压。利用SOI衬底的半导体器件的特征在于仅在位于半导体薄膜中的栅电极之下的体区中形成P－阱扩散层或N－阱扩散层。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种制造半导体器件的方法，包括：在利用SOI衬底制造MOS晶体管的工艺中形成元件隔离区；仅在此后将在半导体薄膜中形成的该MOS晶体管的栅电极之下的体区中形成阱；在该半导体薄膜上形成栅绝缘膜；用杂质掺杂该半导体薄膜以便控制阈值电压；在该半导体薄膜上淀积多晶硅并构图获得的多晶硅膜以形成该栅电极；用n型杂质轻掺杂将用作NMOS晶体管的源和漏的多晶硅膜的区域以便形成第一导电类型的低浓度杂质扩散层，该第一导电类型是n型；用p型杂质轻掺杂将用作PMOS晶体管的源和漏的多晶硅膜的区域以便形成第二导电类型的低浓度杂质扩散层，该第二导电类型是p型；通过在SOI衬底上淀积形成绝缘膜；通过各向异性干法腐蚀蚀刻该绝缘膜以便在栅电极的侧壁上形成侧壁隔离物；用n型杂质重掺杂将用作NMOS晶体管的源和漏的区域以便形成第一导电类型的高浓度杂质扩散层，该第一导电类型是n型；以及用p型杂质重掺杂将用作PMOS晶体管的源和漏的区域以便形成第二导电类型的高浓度杂质扩散层，该第二导电类型是p型。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精工电子有限公司，未经精工电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03106162.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
