[发明专利]沟槽式电容及其形成方法无效
申请号: | 03106765.4 | 申请日: | 2003-02-28 |
公开(公告)号: | CN1525551A | 公开(公告)日: | 2004-09-01 |
发明(设计)人: | 李岳川;陈赐龙 | 申请(专利权)人: | 茂德科技股份有限公司 |
主分类号: | H01L21/822 | 分类号: | H01L21/822 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波;侯宇 |
地址: | 台湾省新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种沟槽式电容及其形成方法,其有效简化形成沟槽式电容的制造步骤,而不影响半导体电容的集成度。该方法包括步骤:提供一具有沟槽的半导体基底,沟槽表面具有一蚀刻终止层,蚀刻终止层可导电;接着,在半导体基底及蚀刻终止层表面上形成一半球状晶粒生长层及一掺杂玻璃层,并在沟槽形成一露出上半部掺杂玻璃层的牺牲层;以牺牲层为掩模蚀刻掺杂玻璃层及半球状晶粒生长层至露出蚀刻终止层的表面为止,并将牺牲层去除;然后对掺杂玻璃层进行退火步骤以使半导体基底形成一离子注入区作为下电极,且去除残余的掺杂玻璃层及露出表面的蚀刻终止层;最后,在半球状晶粒生长层上形成一电容介电层,且在电容介电层上形成一上电极层。 | ||
搜索关键词: | 沟槽 电容 及其 形成 方法 | ||
【主权项】:
1.一种沟槽式电容的形成方法,包括下列步骤:提供一半导体基底,该半导体基底表面上具有一掩模层,其中该半导体基底具有一沟槽;在该沟槽的表面上保形地形成一蚀刻终止层,该蚀刻终止层可导电;在该半导体基底及该蚀刻终止层的表面上依次保形地形成一半球状晶粒生长层及一掺杂玻璃层;在该沟槽形成一牺牲层,该牺牲层低于该沟槽顶端以露出该沟槽上半部的该掺杂玻璃层;以该牺牲层为蚀刻掩模,依次蚀刻该沟槽上半部的该掺杂玻璃层及该半球状晶粒生长层直至露出该蚀刻终止层的表面为止;去除该牺牲层;对该掺杂玻璃层进行退火步骤以使该半导体基底形成一离子注入区作为下电极;去除残余的该掺杂玻璃层及露出表面的该蚀刻终止层;在该半球状晶粒生长层上形成一电容介电层;以及在该电容介电层上形成一上电极层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于茂德科技股份有限公司,未经茂德科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/03106765.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造