[发明专利]半导体集成电路无效

专利信息
申请号: 03107301.8 申请日: 2003-03-19
公开(公告)号: CN1445837A 公开(公告)日: 2003-10-01
发明(设计)人: 江岛崇;田岛正吾 申请(专利权)人: 富士通株式会社
主分类号: H01L21/82 分类号: H01L21/82;H01L27/00
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 王永刚
地址: 暂无信息 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 在看作黑盒子的宏器件要屏蔽的目标区域的边界上、边界内侧、边界外侧,或边界内侧和外侧给出屏蔽布线,以包围目标区域。屏蔽布线与宏器件等的电源端或供电布线电相连,或通过接触区与另一布线层上的供电布线电相连,从而固定屏蔽布线的电位。通过估算物理布线图清楚的区域中的布线和屏蔽布线之间的串扰影响,并估算布线中间所产生的电容,获得了精确的延迟值。
搜索关键词: 半导体 集成电路
【主权项】:
1.半导体集成电路,包括:要屏蔽的目标区域,处在半导体衬底某一主表面上;外接端,处在目标区域的边界附近,用以在目标区域内侧和外侧之间传送和接收信号;以及屏蔽布线,安排在目标区域的边界上,同时避开外接端或从目标区域外侧与外接端电相连的布线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/03107301.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code