[发明专利]半导体制程有效
| 申请号： | 03107377.8 | 申请日： | 2003-03-24 |
| 公开（公告）号： | CN1532918A | 公开（公告）日： | 2004-09-29 |
| 发明（设计）人： | 赖二琨 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | H01L21/8239 | 分类号： | H01L21/8239;H01L21/82 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 周长兴 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体制程，提供一具有垫氧化层基底，且此基底上可分为记忆胞区、周边电路区以及动态随机存取储存器区。于记忆胞区中形成数个图案化埋入式汲极区，然后于周边电路区以及动态随机存取储存器区中形成数个沟渠。接著去除基底上的垫氧化层，再于沟渠表面以及基底上形成氧化硅/氮化硅/氧化硅层，然后于基底上形成图案化多晶硅层。接著于基底上形成绝缘层，平坦化此绝缘层，然后去除周边电路区的图案化多晶硅层。的后进行井植入制程，以于周边电路区形成数个井。接著去除暴露出的氧化硅/氮化硅/氧化硅层，然后于记忆胞区的图案化多晶硅层上形成金属硅化物层。 | ||
| 搜索关键词： | 半导体 | ||
【主权项】：
1、一种半导体制程，包括：提供一基底，该基底具有一垫氧化层，且该基底包括一记忆胞区以及一周边电路区；于该记忆胞区中形成复数个图案化埋入式汲极区；于该周边电路区形成复数个沟渠；去除该垫氧化层；于该沟渠表面以及该基底上形成一氧化硅/氮化硅/氧化硅层；于该基底上形成一图案化导体层，其中于该记忆胞区的该图案化导体层大致垂直于该些图案化埋入式汲极区；于该基底上形成一绝缘层；以该图案化导体层为中止层，平坦化该绝缘层；去除该周边电路区的该些图案化导体层；进行一井植入制程，以于该周边电路区形成复数个井；以及去除暴露出的该氧化硅/氮化硅/氧化硅层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03107377.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
