[发明专利]减少铜导线龟裂与变形的方法有效
申请号: | 03108339.0 | 申请日: | 2003-03-25 |
公开(公告)号: | CN1474439A | 公开(公告)日: | 2004-02-11 |
发明(设计)人: | 刘正美;江怡颖;杨名声 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L21/321 | 分类号: | H01L21/321;H01L21/3205;H01L21/768;H01L21/28 |
代理公司: | 上海专利商标事务所 | 代理人: | 任永武 |
地址: | 台湾省新竹科学*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种可减少铜导线龟裂与变形的方法,其步骤是在长时低温的热处理过程之后,再加入一短时高温的热处理来增强铜内结构的应力。在这里的高温是选自于长时低温热处理之后直到内连线金属化制程结束前所有制程中的最高温度,以作为工作温度。在该最高温度之下,以快速加热的方式来增强铜薄膜的应力,并饱和铜粒成长。因此,在后续的热处理过程中,其工作温度不致于高过此一最高温度,使得铜薄膜结构变的更稳定、铜龟裂现象可以因而减至最低。最后再将芯片送入化学机械研磨而获得全面性的金属化平坦过程,以完成铜多层金属内连线。由于避免造成介层孔的龟裂或不正常的开口及介层孔内不正常电阻值,可以提高铜内连线品质和获得整个可靠的线路。 | ||
搜索关键词: | 减少 导线 龟裂 变形 方法 | ||
【主权项】:
1.一种在半导体元件制程中避免双层嵌入结构中介层孔不正常开口与变形的方法,其特征在于,至少包含:提供一底材,该底材上具有一介电层,其中该介电层具有一双层嵌入结构;沉积一金属层到双层嵌入结构里面以及该介电层上;在一第一温度以及一第一时间间隔下加热该金属层;在一第二温度以及一第二时间间隔下加热该金属层,其中该第二温度较该第一温度高,该第二时间间隔较该第一时间间隔短;及移除在该双层嵌入结构外的该金属层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/03108339.0/,转载请声明来源钻瓜专利网。
- 上一篇:金属层间介电结构
- 下一篇:全自动对准工艺制备晶体管的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造