[发明专利]形成半导体存储器阵列的方法及由此制造的存储器阵列

摘要

一种形成浮栅存储单元的阵列的方法，以及由此形成的一种阵列，其中每个存储单元包括形成在半导体衬底的表面中的沟槽，以及具有形成在其间的沟道区的隔离开的源区和漏区。源区形成在沟槽的下方，并且沟道区包括第一部分和第二部分，第一部分沿沟槽侧壁垂直延伸而第二部分沿衬底表面水平延伸。导电浮栅布置在与沟道区第一部分相邻并绝缘的沟槽中。导电控制栅布置在沟道区第二部分上并与其绝缘。导电材料块使其至少下部布置在与浮栅相邻并绝缘的沟槽中，并可电连接到源区。

主权项

1.一种电可编程和可擦除的存储器件的阵列，它包括：具有第一导电类型和表面的半导体材料的衬底；形成在衬底上的隔离开的隔离区，它们基本上相互平行并沿第一方向延伸，每对相邻的隔离区之间具有有源区；每个有源区包括多个存储单元对，其中每个存储单元对包括：形成在衬底表面中并包括一对相对的侧壁的沟槽，形成在衬底中在沟槽下方的第一区，形成在衬底中的一对第二区，具有分别在衬底中在第一区和第二区之一之间形成一对沟道区，其中第一区和第二区具有第二导电类型，并且其中每个沟道区包括第一部分和第二部分，第一部分基本上沿相对的沟槽侧壁之一延伸而第二部分基本上沿衬底表面延伸，一对导电浮栅分别使至少其下部布置在与沟道区第一部分之一相邻并绝缘的沟槽中，用于控制该一个沟道区第一部分的导电性，和一对导电控制栅，分别布置在沟道区第二部分之一上并与其绝缘，用于控制该一个沟道区第二部分的导电性，其中最多仅在控制栅和浮栅之间存在局部垂直重叠。