[发明专利]半导体存储器延迟电路无效
| 申请号： | 03110370.7 | 申请日： | 2003-04-10 |
| 公开（公告）号： | CN1452176A | 公开（公告）日： | 2003-10-29 |
| 发明（设计）人： | 赵志虎;李升根 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C11/34 | 分类号： | G11C11/34;G11C11/4076 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 王志森,黄小临 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种电路，包括：输入端，用于接收输入信号；延迟链，连接到输入端，用于延迟输入信号；以及电路结构，连接到输入端下游的延迟链，用于响应输入信号将电压提供给延迟链。 | ||
| 搜索关键词： | 半导体 存储器 延迟 电路 | ||
【主权项】：
1.一种电路，包括：输入端，用于接收输入信号；延迟链，连接到输入端，用于延迟输入信号；以及电路结构，连接到输入端下游的延迟链，用于响应输入信号将电压提供给延迟链。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03110370.7/，转载请声明来源钻瓜专利网。
- 上一篇：控制装置及控制方法
- 下一篇：带有低介电常数区的半导体器件制作方法
