[发明专利]半导体器件中电容器的形成方法无效
| 申请号： | 03110474.6 | 申请日： | 2003-04-16 |
| 公开（公告）号： | CN1467826A | 公开（公告）日： | 2004-01-14 |
| 发明（设计）人： | 朴炳俊 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/8242 | 分类号： | H01L21/8242;H01L21/82;H01L21/31;H01L21/28 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 李晓舒;魏晓刚 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高度集成半导体器件中电容器的形成方法，该电容器在工艺可靠性方面得以提高。为实现此效果，本发明包括：形成层间绝缘层于衬底上；以构成电容器的高度形成电容器绝缘层于层间绝缘层上；以梯形形状形成作为硬掩模的多晶硅图案于电容器绝缘层上；通过将作为硬掩模的多晶硅图案用作蚀刻阻挡层，去除位于制备电容器的区域内的电容器绝缘层，以形成电容器孔；形成下层电极于电容器孔内；以及形成介电薄膜和上层电极于下层电极上。 | ||
| 搜索关键词： | 半导体器件 电容器 形成 方法 | ||
【主权项】：
1.一种半导体器件中电容器的形成方法，包括步骤：形成一层间绝缘层于衬底上；以构成电容器的高度形成一电容器绝缘层于层间绝缘层上；以梯形的形状形成作为硬掩模的多晶硅图案于电容器绝缘层上；通过将作为硬掩模的多晶硅图案用作蚀刻阻挡层，去除位于制备电容器的区域内的电容器绝缘层，以形成电容器孔；形成下层电极于电容器孔内；以及形成介电薄膜和上层电极于下层电极上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03110474.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置及其制造方法
- 下一篇：改良型掩膜式只读存储器工艺与元件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
