[发明专利]多路通信按帧复接的同步数字复接器

摘要

本发明是一种多路通信按帧复接的同步数字复接器。其主要技术特征是：帧结构为矩形结构，每帧64行，34列，125μs，速率为139264Kb/s，第1、2列为开销，第3～34列为各支流信息，每支流占一行。按帧复接法是，在同步时钟控制下让各支流进行排队，第1帧第1行写入第1支流第1帧的256比特，第2行写入第2支流第1帧的256比特……，第2帧各行再分别写入各支流第2帧的256比特，以此类推。其复接过程是，先解码成设备内的NRZ码，再在主时钟控制下将各支流写入各自的缓冲寄存器，再在同步复接时钟控制下读出，进入各自的排队器，再由时间控制器控制依次写入合路器，最后经编码器编码输出。它克服了PDH的缺点并优于SDH，投资少，兼容性好，技术难度较低。

主权项

1.一种多路通信按帧复接的同步数字复接器，其特征是：A.帧结构采用矩形结构，每帧64行，34列，125μs，速率139264Kb/s，第1、2列为开销，第3～34列为各支流信息，每支流占一行；B.按帧复接法是，在同步时钟控制下让各支流进行排队，复接器第1帧第1行写入第1支流的第1帧256比特，第2行写入第2支流的第1帧256比特，……第64行写入第64支流的第1帧256比特，复接器第2帧再分别写入各支流的第2帧256比特，如此复接64支流；C.复接器的复接过程是，各支流先经HDB3解码器解码，转换成设备内的NRZ码，然后在2048KHz主时钟控制下分别写入各自的缓冲寄存器，同时插入本行的开销，再在139264KHz同步复接时钟控制下读出，进入各自的排队器进行排队，第1支流第1帧在0～1/64秒的时间控制器控制下写入合路器中矩形帧的第1行，第2支流第1帧在1/64～2/64秒的时间控制器控制下写入合路器中矩形帧的第2行，以此类推，最后第64支流第1帧在63/64～1秒的时间控制器控制下写入合路器中矩形帧的64行，接着第1支流第2帧在0～1/64秒的时间控制器控制下写入合路器中矩形帧的第1行，第2支流第2帧在1/64～2/64秒的时间控制器控制下写入合路器中矩形帧的第2行，以此类推，最后第64支流的第2帧在63/64～1秒的时间控制器的控制下写入合路器中矩形帧的第64行，依次复接下去，这样64支流在合路器输出后分别占据复接帧各自的一行，输出时再经AM1编码器进行编码，输出速率为139264Kb/s，码型为AM1的复接信号，参数与PDH四次群完全相同；D.复接器的分接是复接的逆过程，复接信息先经AM1解码器解码，转换成设备内的NRZ码，再通过分路器各支流分路输出，再在2048KHz主时钟及各支流相应的时间控制器控制下，恢复出各支流信息，再将各行的开销抽出，最后经HDB3编码器编码后输出各支流信息；E.复接器电路，包括已有技术原有的解码器、编码器、缓冲寄存器、主时钟、复接时钟、排队器和复接合路器，又新增加了时间发生器、时间控制器、开销发生器、矩形帧形成电路和各路输入电路，各部分电路的连接关系是：解码器与主时钟、缓冲寄存器连接，主时钟与复接时钟、缓冲寄存器、开销发生器连接，缓冲寄存器与排队器、复接时钟连接，开销发生器与排队器连接，排队器与复接时钟、合路器连接，时间发生器与时间控制器连接，时间控制器与合路器连接，合路器与复接时钟、编码器连接；F.分接器电路，包括已有技术原有的编码器、解码器、主时钟、复接时钟和分接输入分路器，又新增加了时间发生器、时间控制器、开销抽出电路、支流输出电路、读出控制器和各路输出电路，各部分电路的连接关系是：解码器与复接时钟、分路器连接，复接时钟与主时钟、分路器、支流输出电路连接，分路器与支流输出电路、读出控制器连接，支流输出电路与主时钟、开销抽出电路连接，读出控制器与时间控制器连接，主时钟与开销抽出电路、编码器连接，开销抽出电路与编码器连接。