[发明专利]可控制锁存累加器的系统与方法无效
| 申请号： | 03114731.3 | 申请日： | 2003-01-06 |
| 公开（公告）号： | CN1515997A | 公开（公告）日： | 2004-07-28 |
| 发明（设计）人： | 周振亚 | 申请（专利权）人： | 上海奇码数字信息有限公司 |
| 主分类号： | G06F7/49 | 分类号： | G06F7/49;G06F9/38 |
| 代理公司： | 上海专利商标事务所 | 代理人： | 张政权 |
| 地址： | 201203上海市张*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种用于在数字信号处理器中可控制锁存累加器的系统和方法，该系统包括计算单元与控制电路，控制电路用来控制计算单元的操作数和操作方式的选择，计算单元至少包括：逻辑运算单元，配置成完成待处理数据的功能运算；至少一个累加器，配置成接收逻辑运算单元的计算结果，并将其与之前暂存的数据累加；标志位寄存器，配置成存放计算结果中的各种特征，控制电路包括一控制寄存器，在控制寄存器中设置了至少一个累加器掩码，该至少一个累加器掩码对累加器进行控制，使得在需要所述计算结果影响标志位寄存器，而同时又不希望其影响累加器时，累加器掩码能够对累加器进行锁存。 | ||
| 搜索关键词： | 控制 累加器 系统 方法 | ||
【主权项】：
1.一种用于在数字信号处理器中可控制锁存累加器的系统，该系统包括计算单元与控制电路，所述控制电路用来控制所述计算单元的操作数和操作方式的选择，所述计算单元至少包括：逻辑运算单元，配置成完成待处理数据的功能运算；至少一个累加器，配置成接收所述逻辑运算单元的计算结果，并将其与之前暂存的数据累加；标志位寄存器，配置成存放所述计算结果中的各种特征，其特征在于，所述控制电路包括一控制寄存器，在所述控制寄存器中设置了至少一个累加器掩码，所述至少一个累加器掩码对所述至少一个累加器进行控制，使得在需要所述计算结果影响所述标志位寄存器，而同时又不希望其影响所述至少一个累加器时，所述至少一个累加器掩码能够对所述至少一个累加器进行锁存。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海奇码数字信息有限公司，未经上海奇码数字信息有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03114731.3/，转载请声明来源钻瓜专利网。
