[发明专利]选择外延法制造源漏在绝缘体上的场效应晶体管无效
| 申请号： | 03115423.9 | 申请日： | 2003-02-14 |
| 公开（公告）号： | CN1431690A | 公开（公告）日： | 2003-07-23 |
| 发明（设计）人： | 董业民;陈猛;王曦;王湘;陈静 | 申请（专利权）人： | 中国科学院上海微系统与信息技术研究所 |
| 主分类号： | H01L21/335 | 分类号： | H01L21/335 |
| 代理公司： | 上海智信专利代理有限公司 | 代理人： | 潘振甦 |
| 地址： | 200050 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种源漏在绝缘体上的场效应晶体管(MOSFET)的制造方法，属于微电子技术领域。本发明的特征在于采用选择外延法在常规SOIMOSTET器件的沟道下方埋氧中开一个窗口，使器件的沟道和硅衬底相连接，达到电耦合与热耦合的目的。具体而言，本发明的方法包括SOI衬底顶层硅和埋氧的刻蚀；在沟道区域选择外延单晶硅；化学机械抛光平坦化；常规CMOS工艺完成器件的制造等工艺步骤。采用本发明的方法制造的源漏在绝缘体上的晶体管，具有埋氧和体硅之间界面陡峭，缺陷少等优点，保证了器件的性能，在深亚微米集成电路的制造中有一定的应用前景。 | ||
| 搜索关键词： | 选择 外延 法制 造源漏 绝缘体 场效应 晶体管 | ||
【主权项】：
1.一种制造源漏在绝缘体上的场效应晶体管的方法，包括SOI衬底的制备，其特征在于：(a)首先在SOI衬底上采用化学气相沉积方法沉积一层厚度为300～1000nm的低温氧化硅薄膜作为选择外延的掩模；确定器件的沟道区，采用反应离子刻蚀的方法分步依次对LTO薄膜、顶层硅和埋氧进行刻蚀；在沟道下方埋氧中开一个窗口；(b)采用选择外延法在所刻蚀的槽中选择外延生长薄膜，外延生长的温度为850～1050℃；外延生长的气体源为硅烷加入氯化氢气体或二氯硅烷的混合气体；(c)采用化学机械抛光方法使衬底表面平坦化；(d)常规CMOS工艺完成器件的制造。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所，未经中国科学院上海微系统与信息技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03115423.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
