[发明专利]远程医疗系统数据传输纠错编码解码器

摘要

一种远程医疗系统数据传输纠错编码解码器，包括核心的CPLD算法芯片及其配置电路、算法芯片外围组合逻辑电路、ISA总线接口及并行接口芯片，ISA总线接口采用8位双向数据总线与并行接口芯片相连，其地址信号、输入/输出写信号、输入/输出读信号和地址允许信号四个输出与算法芯片外围组合逻辑电路连接，算法芯片外围组合逻辑电路输出三个进程触发信号以控制算法芯片内部VHDL程序工作进程，并行接口芯片与算法芯片之间通过三个数据通道实现数据交换。本发明把通常需要用软件实现的庞大复杂、时延冗长的数据纠错/恢复运算，改为通过微机接口的硬件电路高速实现，大大提高了远程医疗系统数据传输的实时性和有效性。

主权项

1、一种远程医疗系统数据传输纠错编码解码器，其特征在于包括核心的CPLD算法芯片EPF10K10LC84-4及其配置电路、算法芯片外围组合逻辑电路、ISA总线接口CONAT62B及并行接口芯片8255，ISA总线接口CONAT62B的8位双向数据总线(D0～D7)与并行接口芯片8255相连，作为待编码或待解码的数据包、待解码的数据包的序号、编码后或解码后的数据包在ISA总线接口CONAT62B和并行接口芯片8255之间进出的唯一数据通道，ISA总线接口的地址信号(A0～A9)、输入/输出写信号(-IOW)、输入/输出读信号(-IOR)和地址允许信号(AEN)四个输出都与算法芯片外围组合逻辑电路连接，输入/输出写信号(-IOW)、输入/输出读信号(-IOR)分别与并行接口芯片8255的写入端(WR)和读出端(RD)相连，地址信号(A0～A9)中的A0和A1与并行接口芯片8255的A0和A1端相连，算法芯片外围组合逻辑电路的输出连接并行接口芯片8255选通端(CS)、并行接口芯片8255复位端(RESET)，算法芯片外围组合逻辑电路输出数据写入进程触发信号(data_write)、数据包序号写入进程触发信号(serial_number_write)和数据读出进程触发信号(data_read)与算法芯片EPF10K10LC84-4连接，用于控制算法芯片内部VHDL程序工作进程，并行接口芯片8255端口A的输出通过算法芯片数据输入通道(data_in0～data_in7)输入到算法芯片中，是待编码或待解码的数据包从并行接口芯片8255输入算法芯片的唯一数据通道，算法芯片的输出通过算法芯片数据输出通道(data_out0～data_out7)输入到并行接口芯片8255端口B中，是编码后或解码后的数据包从算法芯片读入并行接口芯片8255的唯一数据通道，并行接口芯片8255端口C的输出通过算法芯片数据包序号输入通道(serial_number_in0～serial_number_in5)输入到算法芯片中，是待解码的数据包的序号从并行接口芯片8255输入算法芯片的唯一数据通道。