[发明专利]一种用可编程门阵列实现的第三代移动通信标准协议中的Turbo码内交织器

摘要

本发明公开了一种用FPGA实现的3GPP Turbo码内交织器，该交织器包括：交织参数计算单元，s序列计算单元，q序列计算单元，置换及删减单元四个部分。其中的s序列计算单元和q序列计算单元中的求模电路通过累减操作来实现，并且可以复用。一个行内置换单元中的求模运算则通过一个减法电路完成。本发明的行内置换单元的乘法器则转化成了一个加法器来实现，在q序列计算单元，将求最大公约数的运算简化成了查表运算。这样大大减少了资源消耗。在行内、行间置换的过程中省略了r序列的计算。本发明完全可以采用FPGA硬件来实现，做到实时处理。

主权项

1、一种用FPGA实现的3GPP Turbo码内交织器，其特征在于，所述交织器包括：交织参数计算单元，根据输入的交织数据块长，计算方形矩阵行数和列数R和C，查表计算质数p，原根v，删除值g等参数，所述删除值g用于s序列计算单元中的查表；s序列计算单元，包括：第一乘法单元，对交织参数计算单元得出的原根v和第一求模单元输出的行内置换基序列进行乘法运算；第一求模单元，完成对质数p的求模运算，判断乘法结果是否小于质数p，如果小于质数p直接输出结果，否则累减质数p值，直至得到最后的求模结果；计数控制单元，根据交织参数计算单元输出的原根v，控制第一求模单元的累减次数和存储单元的地址计数值；第一存储单元，对所述计数控制单元的地址计数值和第一求模单元的求模结果进行存储；q序列计算单元，包括：第一查表单元，将逐位查出的质数p和删除值g相比较，如果相同，则删除该质数，否则送入第二求模单元，并继续查找，直到找满R个数据；第二求模单元，完成对q序列对p-1求模运算，判断查出的质数是否小于质数p-1，如果小于质数p-1直接输出结果，否则累减质数p-1值，得出求模结果；第二存储单元，用于存放第二求模单元输出的求模结果；置换及删减单元，包括：行列计数控制单元，实现对矩阵行和列的计数，根据矩阵行的计数查表得出需处理的行顺序和质数；第三求模单元，完成置换位置值计算中对p-1的求模运算，将查表得到的值与上一次该行得出的求模结果的和对p-1进行比较，当该和大于p-1时，就减去p-1后输出求模值，否则直接输出。第二查表单元，查表确定置换后的质数，行置换位置以及s值；第二乘法单元，完成经过T(i)查表得出的行对应值和矩阵列的相乘；交织地址存储单元，根据交织地址和存储地址值，确定交织地址。