[发明专利]互补式金属氧化物半导体薄膜晶体管组件的制造方法

摘要

本发明提供一种互补式金属氧化物半导体薄膜晶体管组件的制造方法。其特征在于：在进行接触窗的图案化制造工艺之后，再进行N型离子之重掺杂离子注入制造工艺，以形成NMOS组件之源/漏极区。根据本发明，可以比现有减少一道光刻腐蚀制造工艺，而能减少光掩模使用量。

主权项

1.一种互补式金属氧化物半导体薄膜晶体管(CMOS TFT)组件的制造方法，包括下列步骤：(a)提供一基底，该基底具有一n型金属氧化物半导体(NMOS)区与一p型金属氧化物半导体(PMOS)区，其中该NMOS区更包含一第一掺杂区、一轻掺杂区与一第一栅极区，而该PMOS区更包含一第二掺杂区与一第二栅极区；(b)进行使用一第一光掩模之一第一图案化制造工艺(patterning process)，形成一第一半导体岛与一第二半导体岛于部分该基底上，其中该第一半导体岛位于该NMOS区中，而该第二半导体岛位于该PMOS区中；(c)进行使用一第二光掩模之一第二图案化制造工艺，并使部分该第一半导体岛与/或该第二半导体岛露出；(d)注入掺质于露出的该第一半导体岛与/或该第二半导体岛中，用以调整起始电压值；(e)形成一绝缘层于该第一半导体岛、该第二半导体岛与该基底上；(f)形成一导电层于该绝缘层上；(g)进行使用一第三光掩模之一第三图案化制造工艺，去除部分该导电层而定义出一第一栅极与一第二栅极，其中该第一栅极位于该第一栅极区，该第二栅极位于该第二栅极区；(h)以该等第一、第二栅极为掩模，进行一n型离子之轻掺杂离子注入制造工艺，形成一轻掺杂漏极区于位在该轻掺杂区之该第一半导体岛中；(i)进行使用一第四光掩模之一第四图案化制造工艺，露出该PMOS区；(j)以该第二栅极为掩模，进行一p型离子之重掺杂离子注入制造工艺，形成一第二源/漏极区于位在该第二掺杂区之该第二半导体岛中；(k)形成一钝化层于该绝缘层与该等第一、第二栅极上；(l)进行使用一第五光掩模之一第五图案化制造工艺，形成一第一接触窗、一第二接触窗、一第三接触窗与一第四接触窗穿越该钝化层与该绝缘层，其中该等第一接触窗与第二接触窗系对应该第一掺杂区，而该等第三接触窗与第四接触窗系位在第二源/漏极区上；以及(m)经由该等第一、二、三及四接触窗，进行一n型离子之重掺杂离子注入制造工艺，形成一第一源/漏极区于位在该第一掺杂区之该第一半导体岛中，其中前述p型离子之重掺杂离子剂量大于该n型离子之重掺杂离子剂量。