[发明专利]半导体器件及其制造方法以及相移掩膜有效
申请号: | 03119849.X | 申请日: | 2003-03-04 |
公开(公告)号: | CN1445848A | 公开(公告)日: | 2003-10-01 |
发明(设计)人: | 渡边健一;河野通有;難波浩司;助川和雄;长谷川巧;泽田丰治;三谷纯一 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H01L23/52 | 分类号: | H01L23/52;H01L21/768;H01L21/28;H01L21/027 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 朱海波 |
地址: | 暂无信息 | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供一个主壁面部分以包围集成电路部分。“L”形状的副壁面部分被提供在主壁面部分和集成电路部分的每个边角之间。因此,即使由于热处理等原因导致应力集中,该应力被分散到主壁面部分和副壁面部分中,从而与现有技术相比不容易出现层面之间的剥离和裂缝。另外,即使在边角处出现裂缝等情况,则当主壁面部分和副壁面部分相互接合时,来自外部的潮气也不容易进入该集成电路部分。因此,可以保证极高的防潮性。 | ||
搜索关键词: | 半导体器件 及其 制造 方法 以及 相移 | ||
【主权项】:
1.一种半导体器件,其中包括:形成有集成电路的一个集成电路部分;包括在所述集成电路部分周围的金属膜的主壁面部分;以及包括有选择地形成在所述集成电路部分和所述主壁面部分之间的金属膜的副壁面部分,其中所述集成电路部分、所述主壁面部分和所述副壁面部分共用:一个半导体基片;以及一个或两个或更多个层间绝缘膜形成在所述半导体基片之上,其中有选择地形成开孔,以及其中构成所述集成电路的一部分线路和被提供到每个所述主壁面部分和所述副壁面部分的一部分金属膜基本上被形成为相同的层面。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/03119849.X/,转载请声明来源钻瓜专利网。
- 上一篇:磁写入用主载体
- 下一篇:芯片比例封装及其制造方法