[发明专利]半导体存储器

摘要

本发明的课题是提高半导体存储器中的抗软错误性。存储单元10是所谓的CMOS型单元。在半导体衬底5的主面5S内，形成P型阱W1P、W2P、W3P和N型阱W4N、W5N，阱W2P、W4N、W1P、W5N、W3P依序排列。在阱W2P、W3P中分别形成驱动晶体管11DN、12DN，在阱W4N、W5N中分别形成负载晶体管11LP、12LP。在单一的阱W1P中形成2个存取晶体管11AN、12AN。构成一个存储节点的N⁺型杂质区FN30、FN10被分在不同的阱中，构成另一个存储节点的N⁺型杂质区FN31、FN11也被分在不同的阱中。

主权项

1.一种半导体存储器，其特征在于：包含半导体衬底；以及在上述半导体衬底上形成的存储单元，上述存储单元包括：第1倒相器，包含第1输入端子和第1输出端子，同时还包含具有与上述第1输出端子连接的主端子的第1导电类型的至少1个MISFET作为第1驱动晶体管；第2倒相器，包含与上述第1输出端子连接的第2输入端子和与上述第1输入端子连接的第2输出端子，同时还包含具有与上述第2输出端子连接的主端子的第1导电类型的至少1个MISFET作为第2驱动晶体管；第1存取晶体管，由具有与上述第1输出端子连接的主端子的上述第1导电类型的MISFET构成；以及第2存取晶体管，由具有与上述第2输出端子连接的主端子的上述第1导电类型的MISFET构成，上述半导体衬底包含以互不连接的方式形成的、与上述第1导电类型相反的第2导电类型的第1至第3阱，在上述第1阱中形成上述第1和第2存取晶体管这两个晶体管，在上述第2阱中形成上述第1驱动晶体管，在上述第3阱中形成上述第2驱动晶体管。