[发明专利]薄膜半导体器件及其制造该器件的方法无效

专利信息
申请号: 03120029.X 申请日: 2003-03-11
公开(公告)号: CN1444281A 公开(公告)日: 2003-09-24
发明(设计)人: 高桥美朝 申请(专利权)人: 日本电气株式会社
主分类号: H01L27/092 分类号: H01L27/092;H01L21/8238;H01L21/28
代理公司: 中原信达知识产权代理有限责任公司 代理人: 穆德骏,关兆辉
地址: 暂无信息 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种半导体器件,其具有一个N沟道MOS晶体管和P沟道MOS晶体管,所述N沟道与P沟道MOS晶体管的每个由多晶硅层、栅绝缘膜、和包括了位于玻璃基片上的栅多晶硅的栅极构成。所述半导体器件的制造方法包括步骤:与注入杂质同时或在不同的另一步骤中,向所述栅多晶硅注入杂质,在形成MOS晶体管的源极/漏极时,或形成LDD(轻度掺杂漏极)时,在N沟道MOS晶体管中形成一个N型的栅多晶硅,在P沟道MOS晶体管中形成一个P型的栅多晶硅,而且,将所述多晶硅层的厚度设为小于形成沟道反转时出现的耗尽层的宽度。这样,降低了MOS晶体管的阈值电压的波动,从而实现了低电压驱动。
搜索关键词: 薄膜 半导体器件 及其 制造 器件 方法
【主权项】:
1.一种薄膜半导体器件,其包括:一个N沟道MOS晶体管和一个P沟道MOS晶体管,每个晶体管具有在一个绝缘基片上形成的作为有源层的多晶硅层,其中第一栅极通过位于所述N沟道MOS晶体管的所述多晶硅层上的第一栅绝缘膜形成,所述第一栅极包括了一个N型的多晶硅;其中第二栅极通过位于所述P沟道MOS晶体管的所述多晶硅层上的第二栅绝缘膜形成,所述第二栅极包括了一个P型的多晶硅;其中这样形成所述有源层,以至其厚度小于形成沟道反转时的耗尽层的宽度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/03120029.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top