[发明专利]半导体存储器件无效

专利信息
申请号: 03120084.2 申请日: 2003-03-12
公开(公告)号: CN1462074A 公开(公告)日: 2003-12-17
发明(设计)人: 加藤好治;小村一史;川本悟 申请(专利权)人: 富士通株式会社
主分类号: H01L27/105 分类号: H01L27/105
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 朱海波
地址: 暂无信息 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供一种具有用于提供电能的驱动器晶体管的半导体存储器件,其可以在非激活过程中减少泄漏电流,并且在激活过程中保证用于读出放大器的足够供电能力。栅极宽度被与位线方向相垂直地提供在每两个位线对间距处,并且电源电压VDD和参考电压VSS被馈送到PMOS晶体管SP0、SP0_至SP3、SP3_以及NMOS晶体管SN0、SN0_至SN3、SN3_。在驱动器专用MOS晶体管P1、P2和NMOS晶体管N1、N2中,以两个位线对间距为最大值而调节栅极宽度,并且使用调节区ΔL来调节栅极长度,从而可以获得对于保证足够的电流提供能力和减小拖尾电流这种互为相反的特性获得在适当调节状态下的驱动器专用MOS晶体管P1、P2、N1和N2。
搜索关键词: 半导体 存储 器件
【主权项】:
1.一种半导体存储器件,其中包括:至少一个读出放大器,其被根据位线的布线间距而置于至少一个读出放大器布局区域中;以及至少一个驱动器专用MOS晶体管,用于把电能供到读出放大器,该驱动器专用MOS晶体管被置于读出放大器布局区域中,使其栅极宽度垂直于位线的布线方向,其中该读出放大器的电源端和驱动器专用MOS晶体管的漏极端通过一个低电阻布线层相互连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/03120084.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top