[发明专利]在杂质扩散区之间具有减小的寄生电容的半导体器件

摘要

在具有由第一导电类型半导体构成的表面层的下层衬底上形成第一层。第一层由电阻高于下层衬底表面层电阻的半导体构成。在第一层的部分表面区中形成第二导电类型的第一杂质扩散区。第一杂质扩散区没有到达下层衬底的表面。在第一层中设置第一导电类型的第二杂质扩散区且在面内方向上与第一杂质扩散区隔开一定的距离。第二杂质扩散区到达下层衬底的表面。在第一和第二杂质扩散区之间设置分隔区。分隔区包括在第一层中形成的沟槽和至少在沟槽部分内部区域中设置的介电材料。

主权项

1.一种半导体器件，包括：至少具有由第一导电类型半导体构成的表面层的下层衬底；第一层，形成在所述下层上或上方且由具有电阻高于所述下层衬底表面层电阻的半导体构成；第一杂质扩散区，形成在所述第一层的部分表面区中且掺杂有与第一导电类型相反的第二导电类型的杂质，所述第一杂质扩散区没有到达所述下层衬底的表面；第一导电类型的第二杂质扩散区，设置在所述第一层中且在面内方向上与所述第一杂质扩散区隔开一定的距离，所述第二杂质扩散区到达所述下层衬底的表面；和第一分隔区，设置在所述第一和第二杂质扩散区之间且包括在所述第一层中形成的沟槽和至少在沟槽的部分内部区域中设置的介电材料。