[发明专利]于间距缩小工艺中整合存储单元数组区与周边电路区的方法

摘要

一种于间距缩小工艺中整合存储单元数组区与周边电路区的方法，此方法于间距缩小工艺中的第二次形成高分子层的步骤之前，形成罩幕层以覆盖基底并暴露出存储单元数组区，并且，此罩幕层重叠覆盖于存储单元数组区的边缘区域上，使得此存储单元数组区被罩幕层覆盖区域下方的导体层能够通过此罩幕层的遮蔽而不被蚀刻，因而能够于后续的工艺中使存储单元数组区与周边电路区确实的电性连接。

主权项

1.一种于间距缩小工艺中整合存储单元数组区与周边电路区的方法，其特征在于包括下列步骤：提供一基底，其中于该基底上已依序形成一栅介电层、一导体层、一停止层、一牺牲层与图案化的一第一罩幕层；于该第一罩幕层上形成一第一高分子层；以该第一高分子层为蚀刻罩幕，移除部分该牺牲层、该停止层与该导体层至露出该栅介电层以形成一开口；移除该第一罩幕层与该第一高分子层；于该开口中形成一介电层；移除该牺牲层以暴露该停止层；于该基底上形成一第二罩幕层以暴露该存储单元数组区；于该第二罩幕层与该介电层上形成一第二高分子层；以该第二高分子层为蚀刻罩幕，移除部分该停止层与该导体层至露出该栅介电层；移除该第二罩幕层与该第二高分子层；于该基底上形成一第三罩幕层以定义出该周边图案区的图案；以该第三罩幕层为蚀刻罩幕，移除部分该停止层与该导体层至露出该栅介电层，以于该基底上形成复数条字符线以及与该些字符线个别电性连接的复数条周边电路线；以及移除该第三罩幕层与该介电层。