[发明专利]半导体器件和半导体器件的制造方法无效
| 申请号： | 03121578.5 | 申请日： | 2003-03-31 |
| 公开（公告）号： | CN1450658A | 公开（公告）日： | 2003-10-22 |
| 发明（设计）人： | 八木下淳史;斋藤友博 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 陈海红,段承恩 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在完全耗尽型SOI晶体管等中，把阈值电压调整成正确的值，在同一半导体衬底上，形成具有不同的阈值电压的多个晶体管是困难的。在(SOI衬底104的)硅有源层(＝SOI层)103上，形成虚设栅极图形111、112，然后，除去这些虚设栅极图形111、112，设置栅极沟130、132。在这些栅极沟130、132内，对硅有源层103进行刻蚀，使构成沟道区的部分的厚度变薄，调整各个晶体管的阈值电压。借助于此，就可以根据条件，提高电路设计上的自由度。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
1.一种半导体器件，其特征在于，具备：半导体衬底；在半导体衬底上形成的绝缘膜；在该绝缘膜上形成的硅层；在该硅层上形成的栅极绝缘膜；在该栅极绝缘膜上形成的栅极电极层；和在上述硅层上形成的源极区、漏极区和沟道区，构成上述沟道区的硅层的厚度，在100或以下。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03121578.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
