[发明专利]具有增加的有效沟槽长度的半导体器件的制造方法无效
| 申请号： | 03123469.0 | 申请日： | 2003-05-14 |
| 公开（公告）号： | CN1458683A | 公开（公告）日： | 2003-11-26 |
| 发明（设计）人： | 郑弘植;金奇南;黄有商 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82;H01L21/8242;H01L21/336;H01L21/311 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 谢丽娜,谷惠敏 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在一个实施例中，包括栅电极和覆盖栅电极的绝缘层的多个栅极结构形成在半导体衬底上。使用栅极结构作为掩模，低剂量的杂质离子注入到半导体衬底内形成源/漏区。第一绝缘间隔层形成在栅极结构的侧壁上，第二绝缘间隔层形成在第一绝缘间隔层上。此后使用第一和第二绝缘间隔层作为掩模，高剂量的杂质离子注入到半导体衬底内形成源/漏区。然后除去第二绝缘间隔层。因此，通过调节有效沟道长度和接触电阻可以提高接触电阻和晶体管的特性。 | ||
| 搜索关键词： | 具有 增加 有效 沟槽 长度 半导体器件 制造 方法 | ||
【主权项】：
1.一种半导体器件的制造方法，方法包括：包括栅电极和覆盖栅电极的绝缘层的多个栅极结构形成在半导体衬底上；使用栅极结构作为掩模，用于形成源/漏区低剂量的杂质离子注入到半导体衬底内；在栅极结构的侧壁上形成第一绝缘间隔层；衬里形成在栅极结构上和第一绝缘间隔层上，以在第一绝缘间隔层上形成第二绝缘间隔层；在栅极结构上形成平面化的层间绝缘层图形，具有孔的平面化的层间绝缘层在相邻的第二绝缘间隔层之间，以露出半导体衬底区域；使用层间绝缘层图形和第二绝缘间隔层作为掩模，将用于形成源/漏区高剂量的杂质离子注入到半导体衬底内；以及除去第二绝缘间隔层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03123469.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
