[发明专利]可削减输入输出端子的半导体存储器无效
| 申请号： | 03131253.5 | 申请日： | 2003-05-09 |
| 公开（公告）号： | CN1480948A | 公开（公告）日： | 2004-03-10 |
| 发明（设计）人： | 伊藤孝 | 申请（专利权）人： | 三菱电机株式会社 |
| 主分类号： | G11C11/401 | 分类号： | G11C11/401;G11C7/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 刘宗杰;梁永 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体存储器100包括地址缓冲器10、时钟缓冲器20、控制信号缓冲器30、控制电路40、模式寄存器50、存储单元阵列60、信号选择电路70、DLL80、I/O缓冲器90和QS缓冲器110。模式寄存器50将H电平或L电平的信号TMDQS输出到信号选择电路70中。信号选择电路70根据L电平的信号TMDQS选择来自输入输出端子DQS的数据选通信号DQS，输出到QS缓冲器110中。另外，信号选择电路70根据H电平的信号TMDQS选择来自输入输出端子CLK的时钟CLK，输出到QS缓冲器110中。 | ||
| 搜索关键词： | 削减 输入输出 端子 半导体 存储器 | ||
【主权项】：
1.一种半导体存储器，它是按在周期性地进行数据的写入和读出的通常工作模式和以比上述通常工作模式慢的速度周期性地进行上述数据的写入和读出的低速工作模式之中的某一种工作模式工作的半导体存储器，其特征在于：包括：多个存储单元，用于存储数据；信号选择电路，选择仅在上述通常工作模式中使用的从输入输出端子接受到的第1信号以及在上述低速工作模式和上述通常工作模式双方中使用的从输入输出端子接受到的第2信号之中的某一种信号；以及外围电路，在上述信号选择电路中选择上述第2信号时，按照上述低速工作模式，利用上述所选择的第2信号，对上述多个存储单元进行上述数据的写入和/或读出，在上述信号选择电路中选择上述第1信号时，按照上述通常工作模式，利用上述所选择的第1信号，对上述多个存储单元进行上述数据的写入和/或读出，上述信号选择电路在上述通常工作模式时选择上述第1信号；在上述低速工作模式时选择上述第2信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社，未经三菱电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03131253.5/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储器件及其检查方法
- 下一篇：半导体存储器件及其控制方法
