[发明专利]半导体器件及其制造方法无效
| 申请号： | 03131313.2 | 申请日： | 2003-05-13 |
| 公开（公告）号： | CN1461058A | 公开（公告）日： | 2003-12-10 |
| 发明（设计）人： | 八木下淳史;水岛一郎;佐藤力 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L27/092;H01L21/336 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 李峥;于静 |
| 地址： | 暂无信息 | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体器件及其制造方法，其目的在于，在DTMOS中增大衬底偏置系数γ，实现进一步降低阈值电压。具备：Si支持衬底；向支持Si衬底1的表面层导入杂质形成的扩散层6；被配设在扩散层6上的埋入绝缘膜2；被配设在埋入绝缘膜2上的岛状的Si活性层3；被形成在活性层3内的沟道8；如夹着沟道8那样被形成在活性层3内的源和漏区域S、D；被形成在沟道3上的栅绝缘膜4；在该栅绝缘膜4上并且在活性层3的侧面上形成的，将上述沟道8、源和漏S、D绝缘分离的栅电极5；与上述活性层连接的电极。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，其特征在于，具备：由半导体构成的支持层；在该支持层的表面层导入杂质形成的扩散层；被配设在该扩散层上的埋入绝缘层；被配设在上述埋入绝缘层上的岛状的活性层；被形成在上述活性层内的沟道区域；如夹着上述沟道区域那样被形成在上述活性层内的源和漏区域；在上述沟道区域上形成的栅绝缘膜；在该栅绝缘膜上并且在上述岛状的活性层的侧面形成的、将上述沟道区域、源和漏区域绝缘分离的栅电极；以及与上述活性层连接的电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03131313.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
