[发明专利]非易失性半导体存储器的制造方法和非易失性半导体存储器无效
| 申请号： | 03133093.2 | 申请日： | 2003-07-25 |
| 公开（公告）号： | CN1477701A | 公开（公告）日： | 2004-02-25 |
| 发明（设计）人： | 井口直;角田弘昭 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L21/8246 | 分类号： | H01L21/8246;H01L21/8239 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的课题在于使层间绝缘膜的填埋不良不发生。在控制栅电极CG上形成的氧化硅膜206的侧壁部分上形成平缓形状的侧壁212。由于存在该侧壁212的缘故，在由控制栅电极CG和浮置栅电极FG构成的存储单元之间填埋层间绝缘膜150时，层间绝缘膜150容易进入，难以发生层间绝缘膜150的填埋不良。 | ||
| 搜索关键词： | 非易失性 半导体 存储器 制造 方法 | ||
【主权项】：
1.一种非易失性半导体存储器的制造方法，其特征在于，具备：在半导体衬底上形成第1绝缘膜的工序；在上述第1绝缘膜上形成浮置栅电极材料膜的工序；在上述浮置栅电极材料膜上形成第2绝缘膜的工序；在上述第2绝缘膜上形成控制栅电极材料膜的工序；在上述控制栅电极材料膜上形成具有在第1方向上延伸的狭缝的第1掩模材料的工序；在上述第1掩模材料的侧壁部分上形成侧壁的工序；以及将上述第1掩模材料和上述侧壁用作掩模刻蚀上述控制栅电极材料膜、上述第2绝缘膜和上述浮置栅电极材料膜以形成具有浮置栅电极和控制栅电极的存储单元的工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03133093.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
