[发明专利]数字图像匹配芯片

摘要

本发明公开了一种数字图像匹配电路结构。该电路包括地址产生模块，主、从相关处理模块，比较定位及控制逻辑产生模块，FIFO和外部控制器接口模块。其中，地址产生电路为搜索区像素提供外部存储地址和读入地址，并向外部控制器产生中断指示信号；主、从相关电路同时对每块小模板数据进行两级缓存，并对输入的搜索区图像数据进行移位寄存；FIFO模块存贮匹配运算的中间结果并进行累加；比较定位及控制逻辑模块对匹配结果进行比较判断确定最佳匹配点位置；外部控制器接口电路产生相应的控制信号并分别输出到各单元电路。本发明结构简单，匹配及搜索运算速度快，实现了国际通用的SAD数字全匹配全搜索，可用于模式识别，目标检测，火力控制，序列图像编码，导航，医学图像处理及其它需要对图像进行精确定位的系统中。

主权项

1.一种数字图像匹配器，包括地址产生电路，主相关处理电路，从相关处理电路，比较定位及控制逻辑产生电路，先入先出存贮器FIFO和外部控制器接口电路，其中：地址产生电路用于为搜索区像素提供外部存储地址和读入地址，并向外部控制器产生中断指示信号，该电路输出四个搜索区像素的地址和中断信号连接至片外；主相关处理电路和从相关电路用于并行完成对每块小模板的流水线处理，同时对每块小模板数据进行两级缓存，实现各子模板的并行操作以及对输入的搜索区图像数据进行移位寄存，模拟模板图像在搜索区内移动，该两主、从电路分别与外部输入的两路搜索区像素数据信号相连接；先入先出存贮电路(FIFO)用于存贮匹配运算的中间结果，并将该结果在计算下一块子模板的时候读出来进行累加，该电路通过数据总线分别与主相关处理模块和比较定位及控制逻辑产生模块相连接；比较定位及控制逻辑电路用于对匹配结果进行比较判断确定最佳匹配点位置，同时产生有严格时序关系的时钟信号来同步外部搜索区图像存贮体的读写、流水线和先入先出存贮电路(FIFO)的读写，以及对图像的分辨率和图像模板的大小进行控制，该电路将所确定最佳匹配点位置通过数据总线输入到外部控制器接口；外部控制器接口电路根据外部输入的控制器地址和数据产生相应的多种控制信号，这些控制信号分别输出到地址产生电路，主相关处理电路，从相关处理电路，先入先出存贮电路(FIFO)，比较定位及控制逻辑产生电路。