[发明专利]制造薄膜半导体器件的方法及其形成抗蚀图的方法无效
申请号: | 03137291.0 | 申请日: | 2003-06-04 |
公开(公告)号: | CN1469429A | 公开(公告)日: | 2004-01-21 |
发明(设计)人: | 高桥美朝 | 申请(专利权)人: | NEC液晶技术株式会社 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;H01L21/30;G03F1/08;G03F7/00;G03F9/00 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 穆德骏;关兆辉 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种制造薄膜半导体器件的方法,它能够实现制造过程的简化,并在不使用多个对准标记的情况下,能够提高对准精度。通过使用具有多个区域的抗蚀剂层,形成对准构图,每个所述多个区域具有对应于多个图形中每个图形的不同的膜厚度,其中使用具有半色曝光区域作为掩模的半色掩模,并通过将光传送区域形成为孔构图,以及通过蚀刻位于下面的硅层而产生所述图形。通过使位于下面的硅层曝光,并将离子注入到整个抗蚀剂层,使只有主构图区域被掺杂了离子。 | ||
搜索关键词: | 制造 薄膜 半导体器件 方法 及其 形成 抗蚀图 | ||
【主权项】:
1.一种制造薄膜半导体器件的方法,包括:在基片的表面上形成位于下面的硅层的过程;使用具有半色区域的光掩模,在所述位于下面的硅层的表面上,形成多个抗蚀剂区域的过程,其中每个区域作为抗蚀图具有不同的膜厚度,而且每个区域对应于多个彼此之间互不相同的图形中的每个图形;当曝光位于下面的层时,至少一个除去所述抗蚀图中具有最小的膜厚度的抗蚀剂区域的过程;通过使用所述抗蚀图作为掩模蚀刻第一孔图形,在所述位于下面的硅层上形成对准图形的过程;以及在除去所述具有最小膜厚度且作为掩模的所述抗蚀剂区域后,使用抗蚀图形成除所述对准图形外的图形的过程。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于NEC液晶技术株式会社,未经NEC液晶技术株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/03137291.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造