[发明专利]制造薄膜半导体器件的方法及其形成抗蚀图的方法无效

专利信息
申请号: 03137291.0 申请日: 2003-06-04
公开(公告)号: CN1469429A 公开(公告)日: 2004-01-21
发明(设计)人: 高桥美朝 申请(专利权)人: NEC液晶技术株式会社
主分类号: H01L21/027 分类号: H01L21/027;H01L21/30;G03F1/08;G03F7/00;G03F9/00
代理公司: 中原信达知识产权代理有限责任公司 代理人: 穆德骏;关兆辉
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种制造薄膜半导体器件的方法,它能够实现制造过程的简化,并在不使用多个对准标记的情况下,能够提高对准精度。通过使用具有多个区域的抗蚀剂层,形成对准构图,每个所述多个区域具有对应于多个图形中每个图形的不同的膜厚度,其中使用具有半色曝光区域作为掩模的半色掩模,并通过将光传送区域形成为孔构图,以及通过蚀刻位于下面的硅层而产生所述图形。通过使位于下面的硅层曝光,并将离子注入到整个抗蚀剂层,使只有主构图区域被掺杂了离子。
搜索关键词: 制造 薄膜 半导体器件 方法 及其 形成 抗蚀图
【主权项】:
1.一种制造薄膜半导体器件的方法,包括:在基片的表面上形成位于下面的硅层的过程;使用具有半色区域的光掩模,在所述位于下面的硅层的表面上,形成多个抗蚀剂区域的过程,其中每个区域作为抗蚀图具有不同的膜厚度,而且每个区域对应于多个彼此之间互不相同的图形中的每个图形;当曝光位于下面的层时,至少一个除去所述抗蚀图中具有最小的膜厚度的抗蚀剂区域的过程;通过使用所述抗蚀图作为掩模蚀刻第一孔图形,在所述位于下面的硅层上形成对准图形的过程;以及在除去所述具有最小膜厚度且作为掩模的所述抗蚀剂区域后,使用抗蚀图形成除所述对准图形外的图形的过程。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于NEC液晶技术株式会社,未经NEC液晶技术株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/03137291.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top