[发明专利]在金属间介电层构成图形的方法无效
| 申请号： | 03138696.2 | 申请日： | 2003-06-03 |
| 公开（公告）号： | CN1469452A | 公开（公告）日： | 2004-01-21 |
| 发明（设计）人： | 李光熙;郑铉潭;李敬雨;李守根 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/31 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 宋莉;贾静环 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种在金属间介电层上构成图形的方法，包括a)在包含其上形成图形的下层电路的半导体基底上依次排放下层蚀刻阻止层、下层介电层、上层蚀刻阻止层和上层介电层，b)在上层介电层、上层蚀刻阻止层和下层介电层构成图形形成通孔，曝光下层电路上的下层蚀刻阻止层，c)用紫外线辐照通孔，d)在得到的包括通孔的半导体基底上形成光刻胶层，并在光刻胶层上构成图形，e)使用构成图形的光刻胶层作为蚀刻掩模构成图形上层介电层以形成上层介电层通孔周围的线路，和f)曝光下层线路的顶部。该方法容易除去光刻胶残余物，防止水引起的介电常数增加。 | ||
| 搜索关键词： | 金属 间介电层 构成 图形 方法 | ||
【主权项】：
1.一种在金属间介电层构成图形的方法，包括：a)在半导体基底上依次排放下层蚀刻阻止层、下层介电层、上层蚀刻阻止层和上层介电层，所述基底包括在其上形成图形的下层电路；b)在上层介电层、上层蚀刻阻止层和下层介电层上构成图形以形成通孔，所述通孔曝光下层电路上的下层蚀刻阻止层；c)使用紫外线辐照通孔；d)在得到的其上包括通孔的半导体基底上形成光刻胶层，并在光刻胶层上构成图形；e)在上层介电层使用构成图形光刻胶层作为蚀刻掩模构成图形，形成上层介电层上通孔周围的线路；和f)曝光下层电路的顶部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03138696.2/，转载请声明来源钻瓜专利网。
- 上一篇：用于集成电路上的芯片间晶片级信号传输方法
- 下一篇：电子器件及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
